初级模拟电路:1-1 半导体材料

几乎所有的模电教材,第一章都会写PN结与二极管,但是能写到让人完全读懂的却不多。我当年学模电的时候,曾经卡在这里很长时间,一些概念貌似看明白了,但一深究就会觉得有些地方解释不通,解释不通的地方书本上又语焉不详。直到很多年后才知道,这个其实涉及到蛮复杂的半导体材料学和量子力学机制,如果不是专门做模拟IC设计,一般搞分立元件电路的人其实并不需要搞明白其中的详细原理与机制,只要知道其伏安曲线,再知道一些其他非线性特性,就可以设计电路了。所以,很多教科书都在这里稍微描述一下,也不指望读者去深入理解。我这里汇总了一些不同的教材关于半导体机理的描述,合并了重复的部分分,并重新整理了一下描述架构,希望能对读者大致理解 PN 结的工作原理有帮助。

1.   原子模型

在经典的波尔原子模型中,电子仅在一些距原子核不同的距离的离散轨道上围绕原子核运转。虽然现代量子力学已经用“物质波”替换了“粒子”的概念,但是波尔原子模型对我们大致理解半导体和PN结的工作原理,已经足够用了。

在原子结构中,电子绕原子核运行的轨道是分层的(即:离散的),每一层轨道能容纳的电子数量是有限的,每层的最大电子数为:2N2。例如:最靠近原子的一层,其N=1,则这层轨道最多能容纳2*12=2个电子;第二层(N=2)轨道最多能容纳的电子数为2*22=8个;第三层轨道最多能容纳的电子数为18个,第四层32个,…… 依此类推。

当然,本层轨道能容纳的最大电子数,并不是说一定要等这层电子满了才往上一层轨道填,有很多物质,在第三层填了8个电子后(第三层理论上最多能容纳18个电子),就开始填第四层了。下图是硅的原子结构示意图:

图 1-1.01

离原子核越远的电子,其能量越高,原子核对其的束缚力越弱。最外层轨道的电子能量最高,由于它们受原子核的吸引力很小,可以跟其他原子发生电子交换或共享电子,所以最外面的电子层又称为:价电子层(valence shell),在这一层的电子称为:价电子(valence electron)。化学反应主要就发生在价电子层。

这里,被称为“”(valence)的含义是指:衡量其层电子脱离原子核的“势能大小”。一般价电子层有几个电子,这种材料就被称为“几价原子”。例如:硅的价电子层有4个电子,硅原子就可以称为“四价原子”。

一旦电子获得了足够多的能量(主要是吸收光子或热能),电子就会挣脱原子核的束缚,成为自由电子(free electron),自由电子不受其原来所属的原子核的束缚,可以在材料中自由移动。当一种材料中存在大量的自由电子时,这种材料就是电的良导体。

(1) 导体(conductor)

铜是最常用的金属导体材料,铜的原子序数为29(即有29个电子),共有四个电子层,其结构如下图所示:

图 1-1.02

铜的每一层的电子数分别为:2、8、18、1,其最外层只有1个价电子。在室温下,铜的价电子可以轻易脱离原子核的束缚,所以在铜材料中有大量的自由电子,这使得铜成为一种优良的导体(1cm3铜材料中大约含有8.4*1022个自由电子)。

(2) 半导体(semiconductor)

半导体的导电能力比导体弱,与导体相比,半导体中的自由电子要少得多。常见的半导体有:硅(Si)、锗(Ge)、砷化镓(GaAs)……等等。硅的原子结构图在上面的图1-1.01中已画出。

虽然硅的最外层有4个价电子,但是由于相邻的硅原子之间会共享价电子,形成所谓的共价键(covalent bonding),如下图所示(这种格状的共价键结构称为晶格(cristal lattice)):

图 1-1.03

从图中可以看到,每个硅原子与其4个相邻的硅原子各共享一个电子,由于共享价电子同时被相邻的2个原子核束缚,使得电子与原子核之间的结合力更强。虽然如此,但是仍然会有少量电子吸收到外部的热能或光子能量,而突破共价键束缚,成为自由电子。在室温下,提纯的1cm3硅材料中大约含有1.5*1010个自由电子,虽然数量也不少,但与导体比还是小了若干个数量级。

在现实工艺中,由于硅等半导体材料的提纯比较困难,所以我们一般将杂质已经低到一个很低程度的半导体材料称为:本征(intrinsic)半导体。虽然不是100% 纯硅元素,但已经接近其本质电性特征了。

(3) 绝缘体(insulator)

绝缘体中没有自由电子,所有的价电子都被原子核束缚着。一般来说,非金属材料大都是绝缘体,但通常在电气电子系统中使用绝缘材料都是化合物,如:陶瓷、玻璃、聚乙烯等。

2.   能带模型

除了前面的价键模型外,还有一种“能带模型”,也可以用于解释关于导体、半导体、绝缘体的导电性能差异,而且能带模型可以比较好地解释后面的载流子概念和温度对导电性能的影响。

前面已经讲过,轨道层级越高的电子,其能量越大,当电子的能量级高到一定程度,它就成为了自由电子,自由电子所处的这个能级范围,称为导带(conduction band)。而原子最外层的价电子所处的能级,称为价带(valence band)。一个电子必须获得足够的能量,才能跃到更高一层轨道,这个层与层之间的能量差,称为能隙(energy gap),有的教材也把这个称为禁带宽度(bandgap energy)。

下面是绝缘体、半导体、导体的能带比较图:

图 1-1.04

在图中我们可以看到比较:对于绝缘体,其价带和导带之间的能隙非常宽,一般大于5个电子伏(Eg>5eV),在价带的价电子很难进入导带,所以几乎没有自由电子。而对于半导体,能隙比较窄,会有一定数量的价电子获得足够的能量进入导带,所以半导体有一定数量的自由电子。要注意的是,不同的半导体其能隙宽度也是不同的,比如硅的能隙Eg=1.1eV,锗的能隙Eg=0.67eV。

(注:1eV = 1.6*10-19J )

最后再来看金属,由于金属的价带和导带是部分重合的,价电子随便就可以进入导带,所以金属中存在大量的自由电子。

使用能带模型,也可以解释温度对不同材料的导电性能的影响。对于半导体材料来说,温度升高,其会有更多价电子获得足够的能量进入导带,所以半导体一般为负温度系数(即:温度越高电阻越小)。而对于金属,由于其价电子本来就能随便进入导带,所以温度升高对金属中自由电子的数量影响不大,但是由于温度升高,会使金属原子振动更剧烈,从而导致自由电子在材料中运动受到的阻力增大,所以金属一般为正温度系数(即:温度越高电阻越大)。

对于不同的半导体材料来说,不同的能隙宽度,决定了其不同的应用场合。比如,锗的能隙较小,就比较适宜制造光敏或热敏传感器器件,因为只要稍微获得一些能量,价电子就可以大量进入导带,进而发生显著的电阻变化。但是对于三极管应用来说,需要的是性能稳定、参数受温度影响小,所以三极管的材料多用能隙更大的硅来制造。

3.   载流子

半导体材料与金属材料的导电特性还有一个重要的差别,就是两者的载流子(carrier)不同。金属中的载流子就是自由电子,比较简单;而半导体中的情况复杂一些,半导体中有2种载流子,分别是:带负电的自由电子 和 带正电的空穴。

为了把载流子的概念介绍清楚,这里先只分析本征半导体中的导电情况。

前面讲过,半导体的价带电子,会有一部分获得足够的能量而进入导带变为自由电子,这个自由电子已经脱离其原子核的束缚,可以在材料中自由运动。原来的硅原子因为一个电子离开了它,少了一个负电荷,因此变成了一个带正电的离子(ion),如下图所示:

图 1-1.05

这里要注意的是:虽然自由电子运动到了别处,这个硅原子变成了正离子,但就整个材料来说,还是电中性的(neutral),只是局部有正有负而已。从上图中可以看到,原来共价键的地方,就留下了一个空穴(hole),这个空穴处于价带。

在半导体中,空穴也是一种载流子,也是可以导电的。那么,空穴如何导电呢?我们来看下图:

图 1-1.06

在上图中,空穴旁边同样处于价带的的另一个价电子,虽然其没有足够的能量跃入导带,但是如果是平级地移动到这个空穴的位置还是可以的,因为空穴也处于价带,所以跳动到这里并不需要获得很大的能量。当这个价电子填入这个空穴后,它原来的位置就形成了一个新的空穴。在外部电场的作用下,如果价电子都按一个方向平级运动,看上去就好像空穴在流动一样,如下图所示:

图 1-1.07

在上面的动画中,价电子是从右往左运动的,但空穴看上去好像是从左往右移动一样,所以定义空穴的运动方向与价电子运动方向相反。

因此,在半导体中的电流是由两部分叠加而成的:分别是自由电子在导带运动形成的“电子流”,和由价电子在价带运动形成的“空穴流”,两者运动方向相反。虽然从本质上讲,空穴流也是一种电子流,但是将空穴看成是一种抽象的“正电荷”运动粒子,会比较方便我们后面对PN结进行分析。

在“本征半导体”中,自由电子和空穴总是成对产生和消失:一个价电子吸收能量变为自由电子,必相应地留下一个空穴。相应的,某些自由电子会由于失去能量,而跌落到价带,与空穴重新复合。自由电子的产生与复合总体处于一个动态平衡状态。

但即便把本征半导体中的所有载流子都加起来(自由电子和空穴),相比于导体,其总的载流子数量还是是非常少的,所以其导电能力非常差。在下一节我们将分析如何利用掺杂的方法,改善半导体的导电性能。

回到目录

( end of 1-1 )



初级模拟电路:1-1 半导体材料

原文地址:https://www.cnblogs.com/initcircuit/p/10811678.html

时间: 2024-10-13 08:51:50

初级模拟电路:1-1 半导体材料的相关文章

初级模拟电路:目录

前言概述 一.  PN结与二极管 1-1 半导体材料 1. 原子模型 2. 能带模型 3. 载流子 1-2 PN结与二极管 1. 掺杂半导体 2. PN结 3. 二极管的偏置 1-3 二极管的伏安特性 1. 完整的二极管伏安特性曲线 2. 温度影响 3. 简化的二极管伏安特性曲线 1-4 二极管的电阻 1-5 二极管的其他特性 1-6 二极管数据规格表 1-7 特殊用途二极管 初级模拟电路:目录 原文地址:https://www.cnblogs.com/initcircuit/p/1080175

初级模拟电路:1-2 PN结与二极管

1.   掺杂半导体 上面我们分析了本征半导体的导电情况,但由于本征半导体的导电能力很低,没什么太大用处.所以,一般我们会对本征半导体材料进行掺杂,即使只添加了千分之一的杂质,也足以改变半导体材料的导电特性.通过加入不同特性的掺杂的元素,可以做出两种不同性质的半导体材料:n型半导体材料和 p型半导体材料,下面分别予以介绍. (1) n型半导体 n型半导体材料是通过对本征半导体掺入有5个价电子的元素得到的,常见的5价元素有:锑(Sb).砷(As).磷(P),下面以锑作为掺杂元素.硅作为本征基片来举

初级模拟电路:1-3 二极管的伏安特性

好了,前面的就算不懂也没关系,真正的模拟电路从这里开始.要使用二极管做电路设计,第一件事就是掌握二极管的伏安特性曲线. 1.   完整的二极管伏安特性曲线 图 1-3.01 二级管的完整伏安特性如上图所示(为表示方便,图中横坐标和纵坐标在正半轴和负半轴的尺度是不一样的),说明如下: (1) 在正偏时,当VD很小时,电流接几乎为0.当VD增大到一定阈值后(图中为0.7V左右),电流开始极快地以指数级增长(毫安级). (2) 在反偏时,反向饱和电流IS维持一个很小值(微安级),不随反偏电压变化.但是

初级模拟电路:概述

做嵌入式开发,以我个人的经验,虽然70%以上的时间都会花在软件上面(并且软件的比重将来还可能更多),但剩下那30%,无论如何也是要与硬件打交道的.那模拟电路和数字电路就是绕不过去的坎,总会碰上的. 很多嵌入式工程师比较怕模拟这一块,因为在学校里,虽然很多专业都会开模拟电路的课程,但我相信80%以上的人当年是没学明白的(包括我自己).后来由于工作中要用,不得不再回去啃书,而且买回来一堆古今中外的模电的书(噢,没有古),互相参照着看,才慢慢.慢慢.稍微.有点整明白了. 现在回过头再看当年学校里的模电

初级模拟电路:2-2 二极管实现逻辑门

回到目录 二极管可以实现简单的数字电路中的 与门(and gate)和 或门(or gate)逻辑.优点是电路简单,成本低:缺点是功耗比较大.事实上,我们一般不会真正用二极管去构造逻辑电路,因为这么简单的一个逻辑门功能,要消耗这么大功耗实在不划算.这里仅仅是作为一种概念电路,用来说明二极管也是可以实现门电路的,还有就是在万不得已情况下偶尔用一下. 1.   或门 根据TTL电平信号规定,对于输出信号,输出电平大于2.4V属于高电平,一般代表逻辑1:输出电平小于0.4V的属于低电平,一般代表逻辑0

初级模拟电路:3-1 BJT概述

回到目录 1.   名称由来 BJT的全称是双极性结型晶体管(Bipolar Junction Transistor),国内俗称三极管.其实,在英语中,三极管(triode)特指以前的真空电子管形式的三极管,而不是我们现在普遍使用的半导体三极管.“tri-”的意思是“三”,“ode”的意思是“极”,当年的电子管一般都封装在一个圆柱形的真空玻璃管中,所以中文翻译在后面加了个“管”. 早在二战以前,电子技术和电子元器件的应用就已经很发达了,在1930年代,全球电子管的年产量就已经达到1亿支以上.在那

初级模拟电路:3-6 共射放大电路-2(分压偏置的直流分析)

回到目录 (续上小节) 3. 分压偏置 前面的“改进型固定偏置”电路,虽然情况比原始的固定偏置电路好了一点,但还是不太理想,于是人们又设计出了性能更加稳定的分压偏置(voltage-divider bias configuration)电路,如下图所示: 图3-6.06 分压偏置电路的稳定性非常完美,放大系数β的变化对输出静态工作点IC和VCE几乎没有什么影响,我们在下面的分析中可以验证这一点. 对于分压偏置的输入端分析,有“近似分析”和“精确分析”两种方法,一般在实际工程应用中,“近似分析”法

初级模拟电路:3-8 BJT数据规格书(直流部分)

回到目录 本小节我们以2N4123通用型BJT硅基晶体管为例,来介绍如何阅读BJT的数据规格书,点此链接可以阅读和下载2N4123的数据规格书. 1. 总体性能 打开datasheet后,首先看标题: 图3-8.01 可以看到,这是2N4123.2N4124共用的一个datasheet,而且是通用型NPN硅基三极管.然后在在第一页的右侧,厂家给出了管脚识别方法和管体上的文字标记含义: 图3-8.02 在第一页的主体篇幅,数据规格书列出了这个BJT晶体管的所有极限性能,好让使用者先对这个器件有一个

初级模拟电路:3-9 BJT三极管实现逻辑门

回到目录 BJT晶体管可以实现逻辑门,事实上,在场效应管被发明用于集成电路以前,各种逻辑门芯片中的电路就是用BJT晶体管来实现的.最早人们使用二极管与BJT组合来实现逻辑门,这个称为二极管-晶体管逻辑(Diode-Transistor Logic),简称DTL:后来改进为全部用BJT晶体管来实现逻辑门,这个称为晶体管-晶体管逻辑(Transistor-Transistor Logic),简称TTL.早期广为人知的TTL电平,就是基于这种用BJT晶体管实现的逻辑门.TTL的优点是响应速度比较快,缺