makefile编写---单个子目录编译模板

经过这次地库项目之后,虽然时间不久,跟团队在一起,虽然队员不一定在技术上有过人之处,但是来自大公司的员工,在工具使用和代码规范方面还是有点可鉴之处,在搭建主控模块是,就得面临makefile编写,因为所有的功能模块都得自己实现,所以使得我不得不熟练下makefile,至少在以后的项目中,能用上自己写的模板!

在默认的方式下,也就是我们只输入make命令。那么,

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
    2、如果找到,它会找文件中的第一个目标文件(target),在上面的例子中,他会找到“edit”这个文件,并把这个文件作为最终的目标文件。
    3、如果edit文件不存在,或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新,那么,他就会执行后面所定义的命令来生成edit这个文件。
    4、如果edit所依赖的.o文件也不存在,那么make会在当前文件中找目标为.o文件的依赖性,如果找到则再根据那一个规则生成.o文件。(这有点像一个堆栈的过程)
    5、当然,你的C文件和H文件是存在的啦,于是make会生成 .o 文件,然后再用 .o 文件生命make的终极任务,也就是执行文件edit了。

http://blog.csdn.net/haoel/article/details/2887

依然有简单到复杂。

(一)首先是两三个的简答c文件.

没哟自动化变量的makefile:

my_app : main.o, app1.o, app2.o, app3.o, app4.o
                gcc –o my_app main.o app1.o, app2.o, app3.o, app4.o
        main.o : main.c app1.h app2.h app3.h
                gcc –c main.c
        app1.o : app1.c app1.h
                gcc –c app1.c
        app2.o : app2.c app2.h
                gcc –c app2.c
        app3.o : app3.c app3.h
                gcc –c app3.c
        clean :
                rm main.o app1.o, app2.o, app3.o, app4.o

Makefile 有三个非常有用的变量:[email protected],$^,$<。其意义为:

[email protected]:目标文件

$^:所有的依赖文件

$<:第一个依赖文件

带自动化变量的:

  1. #这是简化后的Makefile
  2. main: main.o app1.o app2.o app3.o
  3. gcc -o [email protected] $^
  4. main.o: main.c app1.h app2.h
  5. gcc -c $<
  6. app1.o: app1.c app1.h
  7. gcc -c $<
  8. app2.o: app2.c app2.h
  9. gcc -c $<
  10. app3.o:app3.c app3.h
  11. gcc -c $<

makefile 缺省规则

..c.o:

gcc -c $<

这个规则表示所有的.o文件都是依赖于相应的.c文件的,例如app1.o 依赖于app1.c。

带缺省规则的:

  1. #这是再一次简化后的Makefile
  2. main: main.o app1.o appl2.o app3.o
  3. gcc -o [email protected] $^
  4. ..c.o:
  5. gcc -c $<

http://blog.csdn.net/livelylittlefish/article/details/3854220

(二)标准模板多个c文件的makefile

1、wildcard : 扩展通配符
2、notdir : 去除路径
3、patsubst :替换通配符

http://wenku.baidu.com/link?url=6HuOUSmDQNJlSqBAiuFpZF4FvmjfCL4mriPKsaVZJZwPWqrb7wXjTKSBhLpaHZnHYOAJz5ZE0lA8HZUZKgrjNhdYSj3WHvFszwlLwEiwgzC

makefile编写---单个子目录编译模板

时间: 2024-10-12 21:42:18

makefile编写---单个子目录编译模板的相关文章

vim+makefile入门编辑,编译,差错实例

vim+makefile入门编辑,编译,差错实例 vim makefile 编译 编写代码,一般在vim中编辑完后,输入:wq,在命令行下输入g++ hello.cc -o hello ,出现问题,打开vim,找到对应行修改,感觉是不是很烦很NC.其实vim自带的Quickfix列表就能帮助我们无需退出vim,即可进行编译代码,浏览错误信息. 简单单个文件的调试,只需增添环境变量makeprg即可. 编写一个简单的命名为hi.c的如下程序: #include<stdio.h> int main

小型C/C++项目的makefile编写

[前言]在我所接触到的Linux嵌入式开发中,大多使用的是C语言,采用makefile文件对源文件进行编译后生成可执行文件.本文即从个人经历上介绍小型的C项目如何编写makefile文档. 一.gcc命令 从目的上看,gcc命令和makefile的功能是一样,即是把源文件编译后生成可执行文件或.o二进制文件.gcc命令中有许多的额外的参数,本文仅介绍以下几种最简单和常用的方法: 有helloworld.c文件如下: #include <stdio.h> int main() { printf(

【转】多文件目录下makefile文件递归执行编译所有c文件

首先说说本次嵌套执行makefile文件的目的:只需make根目录下的makefile文件,即可编译所有c文件,包括子目录下的. 意义:自动化编译行为,以后编译自己的c文件时可把这些makefile文件直接复制到相应目录即可方便编译出所有文件.这些makefile文件是通用的,只需根据自己的工程情况改动少许内容即可.下面会说. 总体思路是:把目标文件放在debug文件夹下的obj目录下,把最终的二进制文件放在debug文件夹下的bin目录下;如何递归编译所有除了debug目录下的makefile

linux下makefile编写及automake整理

makefile编写规则 在一个makefile中通常包含如下内容: 1 需要由make工具创建的目标体(target),通常是目标文件或可执行文件 2 要创建的目标体所依赖的文件(dependency_file) 3 创建每个目标体时需要运行的命令(command),这一行必须以制表符(tab键)开头 格式: target: dependency_files command /* 该行必须以tab键开头*/ 例如,有两个文件分别为hello.c和hello.h,创建的目标体为hello.o,执

makefile 编写要点

#PS:请尊重原创,不喜勿喷 #PS:要转载请注明出处,本人版权所有 #PS:这个只是  <  我自己    >理解,如果和你的原则相冲突,请 谅解,勿喷 最近整理自己的文件时,发现由于太懒的原因,很多资料都来不及整理就忘掉了,很可惜,所以,在整理Makefile时,就把自己作为新手,编写makefile的一些疑问立即写下来. 1 变量赋值 varname= 是最基本的赋值 varname:= 是覆盖之前的值 varname?= 是如果没有被赋值过就赋予等号后面的值 varname+= 是添加

linux 下C语言编程库文件处理与Makefile编写

做开发快3年了,在linux下编译安装软件算是家常便饭了.就拿gcc来说,都有不下10次了,可基本每次都会碰到些奇奇怪怪的问题.看来还是像vs.codeblocks这样的ide把人弄蠢了.便下定决心一定要好好学习下如何在linux下纯手工gcc编译c项目.今天学了2点,一个是库文件处理,另一个是makefile编写. 学习的系统是centos6.6,编译升级的gcc4.8.2,明天写个博客总结下这回gcc安装的过程,每次都能学到些东西. gcc的编译过程 首先需要清楚gcc编译做了些什么 源文件

单目录下多文件 makefile编写

makefile很久就接触过了,但是一直没怎么深入的去学习和总结:在项目中我也只是看看makefile或者修改部分语句,全部自己动手写的话还真没有:知识在于沉淀,这句说的非常好,所以现在把自己理解的东西,记录下来,以便后面查阅: 这篇blog要分享的是在单目录下多文件的makefile编写,首先说明当前目录下有多少文件:fun.h   fun.c  main.c  makefile:其中*.c 文件都要依赖 *.h文件: 首先常规编译: 预处理期:gcc  -E  -o fun.i  fun.c

GNU Makefile编写

[Introduction] make 是程序员很好用的工具,如果存在makefile存在,每次更新代码,执行shell命令 shell 就可以执行所有需要编译的文件,make是根据你编写的Makefile文件和源程序的最后的修改时间来决定哪些文件需要更新重编的. [Introduction to Makefiles] 问题的关键是如何编写一个Makefile文件,我们都是通过Makefile 来告诉make工具怎么去做.一个简单的makefile的规则如下: target ... : prer

一个项目的Makefile编写及调试

在src目录下包含很多文件夹,那么需要遍历所有的目录执行Makefile,那么给一个在src目录下的Makefile. # 需要排除的目录 exclude_dirs := include bin # 取得当前子目录深度为1的所有目录名称 DIRS := $(shell find . -maxdepth 1 -type d) DIRS := $(basename $(patsubst ./%,%,$(DIRS))) DIRS := $(filter-out $(exclude_dirs),$(DI