微电子概论（一）

声明：本文均摘自《微电子概论》（赫跃 贾新章 吴玉广 编著.
高等教育出版社）书本的内容，本文仅作为个人学习的笔记（不作为商用），如有侵权，请联系博主。

1 概论

1.1
微电子技术和集成电路的发展历程

1 发展历程

Bell实验室，有W. Shockley、J. Bardeen和W.
Brattain研究小组在1947年12月23日发明点接触三极管，标志着电子技术从电子管时代进入到晶体管时代迈开第一步。接着发明了实用的面结型晶体管，于1956年获诺贝尔奖。

TI公司的J. S. Kilby于1958年研制出第一块IC，进入IC时代。于2000年获得诺贝尔奖。

1958年研制出金属-氧化物-半导体场效应管（MOSFET）。

2 发展规律

1. 集成度不断提高（Moore定律）：每三年特征尺寸缩小30%，集成度提高4倍。


2. 小特征尺寸和大圆片技术不断发展：18nm特征尺寸（Intel, FinFET）、12inch（300mm）晶圆片


3. 高性能化和多样化


4. 多功能化


5. 化合物和宽禁带半导体的新发展

1.2 集成电路的分类

按功能分类

数字集成电路、模拟集成电路、混合信号集成电路。

按电路结构分类

半导体集成电路（硅半导体和化合物（GaAs）半导体）、混合集成电路（薄膜IC、厚膜IC、薄厚膜IC和多芯片组装（MCM）IC等）。

厚膜集成电路主要采用厚膜工艺制作，通常将厚度大于1um的模称为厚膜。可以制作厚膜电阻、厚膜电容、厚膜绝缘层。它是采用丝网印刷和烧结等厚膜工艺，在玻璃或陶瓷基片上制作电阻、电容、无源网络。特点是工艺简单、成本低廉，适合多品种、小批量产品。

薄膜集成电路采用薄膜工艺制作，通常将厚度小于1um的模称为薄膜。它采用真空蒸发或溅射技术在硅片、玻璃或陶瓷基片上制作薄膜电阻、薄膜电容。优点是电阻、电容数值范围大、精度高，缺点是工艺比较复杂、生产效率低、成本高。

多芯片组装IC使用高密度多层互连基板，层间由通孔互连，基板上组装多个IC裸芯片。目前MCM主要有MCM-L、MCM-C、MCM-D、MCM-C/D和MCM-L/D五大类。

按有源器件结构和工艺分类

双极型集成电路、MOS集成电路和双极MOS集成电路（BiMOS）。

按电路规模分类

SSI(Small Scale Integration)、MSI、LSI、VLSI、ULSI、GSI。

1.3 集成电路制造特点

1 电路系统设计

电路设计的目的是根据电路系统的指标要求，构成可集成化的集成电路系统。系统设计可利用现有成熟工具用零开始设计，也可以利用已有的电路系统库的成熟单元进行拼接和剪裁，后者是SoC设计方法。

2 版图设计和优化

版图设计和优化是将设计好的线路系统转化为具体的物理版图的过程。集成电路设计的目标是设计正确、芯片利用率高、电路成品率高、设计周期短、设计成本低，其目的是尽可能快的市场反应和高的综合经济效应。

以版图设计和优化为中心的集成电路设计经历四代：

20世纪70年代末-80年代初：3~5um工艺、第一代集成电路计算机辅助设计（ICCAD）以版图输入、设计检查为特点。

20世纪80年代中：1.5~3um、推动了以门阵列和标准单元为主的半定制设计方法的出现，主要精力转向设计分析、验证和可制造性，设计技术以网表输入、仿真验证、自动布局布线、单元电路库为特点，ASIC出现。

20世纪80年代末：0.6um CMOS
FPGA和EPLD出现，推动了以FPGA作为ASIC原型的设计，用增量设计法缩短了设计验证的周期，设计技术是以自顶向下（Top-Down）的系统设计为主，以高层次行为描述、行为仿真、综合优化为设计模式，注重从系统级验证设计和考虑设计的可能性。

20世纪90年代中：0.35um
CMOS工艺、第四代设计技术的产生，以CPU（或DSP）核为核心的集成系统设计方法，注意编程和软件的固化，以互连线作为问题的核心，用算法开发和数据流与控制流的方式描述系统，完成提供设计规范的结构转化，在虚拟的原型设计环境中验证系统并实现系统集成，将设计和测试融为一体。

集成电路的设计分为正向（Top-Down）和逆向（Down-Top）两种。目前，由于知识产权保护，原来意义上全逆向设计已经行不通，必须在逆向设计进行到一定程度时转为正向设计，通常是在实际的逻辑提取后，转为正向设计，实现逻辑功能相同但布局布线完全不同的新设计。

集成电路的设计分为全定制和半定制两种。

3 集成电路的加工制造

集成电路的加工制造是将设计好的版图通过工艺加工最终形成集成电路芯片。加工主要在集成电路工艺线（代工厂、Foundry）上完成。目前为止集成电路制备基本上仍采用平面工艺。

IC工艺技术发展趋势是实现低温化（或高温快速化）处理、平面化加工、干法、低损伤刻蚀以及低缺陷密度（提高成品率）的控制。隔离和多层互连是当今工艺技术的两大课题，随着特征线宽不断缩小，电路的门延迟越来越小，而互连线延迟却逐渐增大，在设计方面需要对布局进行几何优化，工艺方面需要降低互连线的电阻率以及线间和层间电介质的介电常数。

4 集成电路的封装

集成电路的封装又称为集成电路的后道工艺，主要是圆片加工完后的组装工艺，包括晶片减薄、划片、芯片粘接、键合、封装等主要工艺组成。

封装的目的是使集成电路芯片免受机械损伤和外接气氛的影响而能长期可靠的工作。常见封装形式有TO金属/塑料封装、SOT塑料封装、双列直插塑料/陶瓷封装（PDIP/CDIP）、扁平封装（QFP,
QFC）、栅状阵列（PGA）以及球栅阵列（BGA）。表面组装的封装有小型封装（SOP）、塑料/陶瓷无引线载体（PLCC/LCCC）、塑料扁平四边带引线封装（QFP）

集成电路的测试和分析

在制造圆片阶段的测试称为中间测试（中测），电路封装好后 的测试称为成品测试（成测）