Makefile文件(四)_书写命令

变量说明:

[email protected]       --->      目标文件

$^       --->       所有的依赖文件

$<       --->       第一个依赖文件

一、显示命令

  @echo 正在编译xx模块......

当make执行时,会输出“正在编译xx模块......”,但不会输出命令

  echo 正在编译xx模块......

make将输出:echo 正在编译xx模块......

        正在编译xx模块......

说明:“@”字符在命令行前面,这个命令将不被make显示出来。如果make执行带参数“-n”或“--just-print”,那么只是显示命令不执行。这有利于调试Makefile。而make参数“-s”或“--slient”则是全面禁止显示命令

二、命令执行

如果要让上一条命令的结果应用于下一条跳命令时,使用分号分割这两条命令。比如,第一条命令cd,第二条命令得在cd之后基础上运行,那么就不能把这两条命令写在两行上,而应该写在一行上,用分号分割。

示例:

exec:

  cd /home/hchen

  pwd

示例:

exec:

  cd /home/hchen; pwd

当我们执行“make exec”时,第一个例子中的cd没有作用,pwd会打印出当前的Makefile目录,第二个例子中,cd就起作用了,pwd会打印出“/home/chen”。

三、命令出错

每当命令运行完成后,make会检测每个命令的返回码。如果命令返回成功,那么make会执行下一条命令,当规则中的所有命令成功返回后,这个规则就算是成功完成了。如果一个规则中的某个命令出错了(命令退出码非零),那么make就会终止执行当前规则,这将有可能终止所有规则的执行。

有时,命令的出错并不表示错误,例如mkdir命令。如果目录不存在,mkdir成功执行,如果目录存在则出错。但此时我们不希望mkdir出错而终止规则的运行。

忽略命令的出错,可以在Makefile的命令行前加减号“-”,标记为不管命令出不出错都认为成功。

全局的办法:给make加上-i或是--ignore-errors参数,那么Makefile中的所有命令都会忽略错误。

如果一个规则以“.IGNORE”为目标,那么这个规则中的所有命令都会忽略错误。

make的参数“-k”或是“--keep-going”,表示如果规则中的某个命令出错了,那么终止改规则,但继续执行其他规则。

四、嵌套执行make

不同目录下都有自己的Makefile文件。有利于Makefile简介,易于维护,对于模块编译和分段编译有着非常大的好处。

例如,子目录交subdir,该目录下有个Makefile文件指明该牡蛎下文件的编译规则。那么总控的Makefile可以这样写:

subsystem:

  cd subdir && $(MAKE)

等价于:

subsystem:

  $(MAKE) -C subdir

定义$(MAKE)宏变量的意思是,也许我们的make需要一些参数,所以定义成一个变量比较利于维护。这两个例子都是先进入“subdir”目录,然后执行make命令。

总控的Makefile的变量可以传递到下级的Makefile中(如果显示声明),但是不会覆盖下层的Makefile中所定义的变量,除非指定“-e”。

传递变量到下级Makefile,可以声明:export <variable...>

如果不限个传递变量到下级Makefile,可以声明:unexport<variable...>

示例:

export variable = value

等价于:

variable = value

export variable

等价于:

export variable:=value

等价于:

variable := value

export variable

示例二:

export variable += value

等价于:

variable += value

export variable

若要传递所有变量,一个export就行了,后面什么不用跟,表示传递所有的变量。

注:变量SHELL和MAKEFILES(原文写的MAKEFLAGS变量),这两个变量不管是否export,总是要传递到下层Makefile中,特别是MAEFILES变量,其中包含了make的参数信息。如果执行总控“Makefile”时有make参数或是在上层Makefile中定义了这个变量,那么MAKEFILES变量将会是这些参数,并会传递到下层Makefile中,这是一个系统级的环境变量。

但是make命令中的几个参数不往下传递,“-C”,“-f”,“-h”,“-o”和“-W”,如果他们想往下层传递参数,可以:

subsystem:

  cd subdir && $(MAKE) MAKEFLAGS=

如果定义了环境变量MAKEFLAGS,那么得确信其中的选项是都会用到的。如果其中有“-t”,“-n”,“-q”,可能会有意想不到的后果。

参数“-w”或“--print-directory”会在make的过程中输出一些信息,看到目前的工作目录。比如下级make目录是“/home/hchen/gun/make”,如果我们使用“make -w”来执行,那么当进入该目录时会看到:

make: Entering directory ‘/home/hchen/gnu/make‘.

而在完成下层make后离开目录时,会看到:

make:Leaving directory ‘/home/hchen/gnu/make‘

当使用“-C”参数指定make下层Makefile时,“-w”会被自动打开。如果参数中有“-s”(“--slient”)或是“--no-print-directory”,那么,“-w”总是失效的。

五、定义命令包

Makefile中可以为相同的命令序列定义一个变量,以“define”开始,“endef”结束,示例:

define run-yacc

  yacc $(firstword $^)

  mv y.tab.c [email protected]

endef

说明:“yun-yacc”是命令包的名字,不要和Makefile中的变量重名。在“define”和“endef”中的两行就是命令序列。这个命令包中的第一个命令是运行Yacc程序,因为Yacc程序总是生成“y.tab.c”的文件,所以第二行的命令就是把这个文件改名字。

实例:

foo.c:foo.y

  $(run-yacc)

在这个命令包的使用中,命令包“run-yacc”中的“$^”就是“foo.y”,“[email protected]”就是“foo.c”,make执行命令包时,命令包中的每个命令会被依次独立执行。

时间: 2024-12-07 23:58:34

Makefile文件(四)_书写命令的相关文章

Makefile文件(六)_使用条件判断

参考:http://blog.csdn.net/liang13664759/article/details/1771246/ 使用条件判断,可以让make根据运行时的不同情况选择不同的执行分支.条件表达式可以使比较变量的值,或是比较变量和常量的值. 一.示例 判断$(CC)变量是否"GCC",如果是的话,则用GNU函数编译目标. libs_for_gcc=lgnu normal_libs= foo:$(objects) ifeq($(CC),gcc) $(CC)  -o foo $(o

Makefile文件(七)_使用函数

参考http://blog.csdn.net/liang13664759/article/details/1771246/ 一.函数的调用语法 函数调用,如变量的使用,也是以"$"来标识的,语法如下: $(<function> <arguments>) 或者: ${<function> <arguments>} 这里,<function>是函数名,make支持的函数不多,<arguments>是函数的参数,参数间以

C语言Makefile文件制作

本文摘抄自"跟我一起写Makefile ",只是原文中我自己感觉比较精要的一部分,并且只针对C语言,使用GCC编译器. 原文请看这里:http://wiki.ubuntu.org.cn/%E8%B7%9F%E6%88%91%E4%B8%80%E8%B5%B7%E5%86%99Makefile 写完之后才发现基本上都是一些比较枯燥的规则,看看一.二.八三个部分就可以了.当作参考工具吧,什么时候用到了再来看看. 一.概述 我所使用的make 版本是 GNU Make 3.81,使用的系统是

make工具与Makefile文件

make工具与Makefile文件 阅读目录 1. make工具 2. Makefile文件 3. Makefile的简单示例 4. 伪目标 5. Makefile 自动化变量 6. 编译生成多个可执行文件 7. make常用的内嵌函数 正文 回到顶部 1. make工具 利用make工具可以自动完成编译工作,这些工作包括: 如果修改了某几个源文件,则只重新编译这几个源文件 如果某个头文件被修改了,则重新编译所有包含该头文件的源文件 利用这种自动编译可以大大简化开发工作,避免不必要的重新编译.m

Linux下多个.c文件的编译和Makefile文件

在编程的时候,我们可以把一个完整程序的每个函数分离出来,写成.c文件,最后再一起编译和链接.这样有利于程序功能模块化,也方便检查代码错误. .h文件:里面编辑该程序需要引用的头文件. #ifndef  /#define / #endif : 防止该头文件被重复引用. 整体用法: #ifndef  A_H             //如果没有a.h文件,#define A_H.如果有,结束定义 #define  A_H            //定义a.h文件 定义a.h需要的头文件 #endif

分享Linux CentOS7 VMware 系统目录结构、 ls命令 、文件类型、alias命令——笔记

一. 系统目录结构 生成目录树结构: tree -a 显示所有 tree -d 仅显示目录 tree -L n n代表数字..表示要显示几层... tree -f 显示完整路径.. yum install -y tree tree --hep man tree 二.ls命令 list全写 ls简写 ls /  显示当前目录下非影藏文件与目录 相关指令: ls /bin/ls /sbin/ls /boot/ ldd /bin/lsls /lib 库文件 ls /lib64 ls /proc/ 进程

Makefile文件(三)_书写规则

Makefile书写规则包含两部分,一个是依赖关系,一个是生成目标.在Makefile中,规则的顺序很重要,因为Makefile中只有一个最终目标.一般,定义在Makefile中的目标可能会有很多,但是第一条规则中的目标将被确立为最终目标.如果第一条规则中的目标有多个,那么第一个目标会成为最终目标,也就是make所完成的目标. 一.规则举例 foo.o:foo.c defs.h  #foo模块 cc -c -g foo.c 这个规则告诉我们:文件的依赖关系,还有如果要生成或更新foo.o文件,则

很详细、很移动的Linux makefile教程:介绍,总述,书写规则,书写命令,使用变量,使用条件推断,使用函数,Make 的运行,隐含规则 使用make更新函数库文件 后序

很详细.很移动的Linux makefile 教程 内容如下: Makefile 介绍 Makefile 总述 书写规则 书写命令 使用变量 使用条件推断 使用函数 make 的运行 隐含规则 使用make更新函数库文件 后序 近期在学习Linux下的C编程,买了一本叫<Linux环境下的C编程指南>读到makefile就越看越迷糊,可能是我的理解能不行. 于是google到了以下这篇文章.通俗易懂.然后把它贴出来,方便学习. 后记,看完发现这篇文章和<Linux环境下的C编程指南>

Linux makefile教程之书写命令四[转]

书写命令———— 每 条规则中的命令和操作系统Shell的命令行是一致的.make会一按顺序一条一条的执行命令,每条命令的开头必须以[Tab]键开头,除非,命令是紧跟 在依赖规则后面的分号后的.在命令行之间中的空格或是空行会被忽略,但是如果该空格或空行是以Tab键开头的,那么make会认为其是一个空命令. 我们在UNIX下可能会使用不同的Shell,但是make的命令默认是被“/bin/sh”——UNIX的标准Shell解释执行的.除非你特别指定一个其它的Shell.Makefile中,“#”是