高频电路和低频电路的频率划分

高低频划分:

  极低频 ELF 3KHZ以下

  甚低频 VLF 3-30KHZ

  低 频 LF 30-300KHZ 

  中 频 MF 300-3MHZ

  高 频 HF 3-30MHZ 

  甚高频 VHF 30-300MHZ(电视1---12频道)

  特高频 UHF 300-3GHZ(电视13频道以上)

  超高频 SHF 3G-30GHZ

  也有这样划分:

  频率按照规定划分,以便有专业的交流语言:

  超低频:0.03-300Hz

  极低频:300-3000Hz(音频)

  甚低频:3-300KHz

  长 波:30-300KHz

  中 波:300-3000KHz

  短 波:3-30兆

  甚高频:30-300兆

  超高频:300-3000兆

  特高频:3-30G

  极高频:30-300G

  远红外:300-3000G

 我们通常说的高频是频率在3——30MHz的信号频率,这只是对高频的狭隘理解。而高频是包括3MHz到X00GHz的频率范围都可以称为高频。
 

时间: 2024-08-25 06:05:07

高频电路和低频电路的频率划分的相关文章

触发器触发-同步电路和异步电路异处

前几天写verilog的时候遇到这个问题,以前没有注意到这个问题,真是不应该! 举例: 贴一段很简单的代码 module async(clk,rst_n,out); input clk,rst_n; output[7:0] out; reg[7:0] out; //async always @(posedge clk or negedge rst_n) begin if(!rst_n) out <= 8'h00; else out <= out + 1'b1; end //sync //alw

BAV99 /ESD的干扰或者放电损坏电路/接口保护电路

BAV99  /ESD的干扰或者放电损坏电路/接口保护电路 BAV99这个元件的设计是出于ESD的考虑,怕信号线易受到ESD的干扰或者放电损坏电路,因为这些接口都是互相对接的,怕接到的信号有大的静电. 当几KV的静电由输入端输入时,二极管被反向击穿,同时电荷被快速泻放到地或者电源.正的静电大部分泻放到电源,负的静电大部分泻放到地.达到ESD防护的目的. 当正的静电发生时, D2 工作但D1不工作,因此这个钳位电压(clamping voltage)是5V加上D2的正向电压 当负的静电发生时,D1

TTL电路和CMOS电路比较

1 性能比较 TTL电路与CMOS电路连接 1 反相器电路解法一边接电流源一边接地 2 上啦电阻R,使得前级门截止的时候使得输出高电平更接近于电源电压 此时TTL和CMOS电源电压不相等,并且TTL电路选择OC门电路 TTL电路和CMOS电路比较

什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么(转)

1.什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么?     同步逻辑是时钟之间有固定的因果关系.异步逻辑是各时钟之间没有固定的因果关系.     电路设计可分类为同步电路和异步电路设计.同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步,其子系统是使用特殊的“开始”和 “完成”信号使之同步.由于异步电路具有下列优点--无时钟歪斜问题.低电源消耗.平均效能而非最差效能.模块性.可组合和可复用性--因此近年来对异步 电路研究增加快速,论文发表数以倍增,而Intel P

268条PCB Layout设计规范

1 PCB布线与布局 PCB布线与布局隔离准则:强弱电流隔离.大小电压隔离,高低频率隔离.输入输出隔离.数字模拟隔离.输en入输出隔离,分界标准为相差一个数量级.隔离方法包括:空间远离.地线隔开. 2 PCB布线与布局 晶振要尽量靠近IC,且布线要较粗 3 PCB布线与布局 晶振外壳接地 4 PCB布线与布局 时钟布线经连接器输出时,连接器上的插针要在时钟线插针周围布满接地插针 5 PCB布线与布局 让模拟和数字电路分别拥有自己的电源和地线通路,在可能的情况下,应尽量加宽这两部分电路的电源与地线

AD制图.part1

一 电源线的设计 1.选择合适的电源 2.尽量加宽电源线 3.保证电源线.底线走向与数据传输方向一致 4.使用抗干扰元器件 5.电源入口添加去耦电容 10-100uf 二 地线的设计 1.模拟地和数字地分开 2.尽量采用单点接地 3.尽量加宽地线 4.将敏感电路连接到稳定的接地参考源 5.对PCB版进行分区设计,把高带宽噪声电路与低频电路分开 6.尽量减少接地环路的面积 三 元器件的配置 1.不要有过长的平行信号线 2.保证PCB的始终发生器.晶振和CPU的时钟输入端尽量靠近,同时远离其他低频器

硬件开发之pcb---PCB抗干扰设计原则

一 电源线布置: 1.电源线.地线的走向应与资料的传递方向一致. 二 地线布置: 1.数字地与模拟地分开. 2.接地线应尽量加粗,致少能通过3倍于印制板上的允许电流,一般应达2~3mm. 3.接地线应尽量构成死循环回路,这样可以减少地线电位差. 三 去耦电容配置: 1.印制板电源输入端跨接10~100μF的电解电容,若能大于100μF则更好. 2.每个集成芯片的Vcc和GND之间跨接一个0.01~0.1μF的陶瓷电容.如空间不允许,可为每4~10个芯片配置一个1~10μF的钽电容. 3.对抗噪能

印制板的基本设计准则

抗干扰设计原则 热设计原则 抗振设计原则 可测试性设计原则 1.电源线的设计 a.选择合适的电源 b.尽量加宽电源线 c.保证电源线,底线走向与数据传输方向一致 d.使用抗干扰元器件(磁珠,电源滤波器等) e.电源入口添加去耦电容 2.底线的设计 a.模拟地和数字地分开 b.尽量采用单点接地,高频应采用多点接地 c.尽量加宽底线或大面积铺地 d.将敏感电路连接到稳定的接地参考源 e.对PCB板进行分区设计,把高带宽的噪声电路与低频电路分开 f.尽量减少接地环路的面积,以降低环路的感应噪声 3.元

Altium Designer

抗干扰设计原则: 1.电源线的设计 选择合适的电源 尽量加宽电源线 保证电源线.底线走向和数据传输方向一致 使用抗干扰元器件(磁珠.电源滤波器等) 电源入口添加去耦电容 2.底线的设计 模拟地和数字地分开 尽量采用单点接地 尽量加宽地线 将敏感电路连接到稳定的接地参考源 对PCB板进行分区设计,把高带宽的噪声电路与低频电路分开 尽量减少接地环路的面积 3.元器件的配置 不要有过长的平行信号线 保证PCB的时钟发生器.晶振和CPU的时钟输入端尽量靠近,同时远离其他低频器件 元器件应围绕核心器件进行