verilog--modelsim仿真工具的破解

1、先把modelsim安装到电脑上；

2、将解压的破解文件（MentorKG.exe和patch_dll.bat）复制到安装目录下的win64文件夹中；

3、进入安装目录下的win64文件夹找到mgls.dll、mgls64.dll两个文件，去掉只读属性；

4、运行patch_dll.bat（双击该文件即可，有的教程是通过cmd运行的，不过没有直接双击方便快捷），稍等一段时间后即可生成一个TXT文本，将其另存为LICENSE.TXT，另存路径选择你安装目录的win64文件夹下；

5、恢复mgls.dll和mgls64.dll两个文件的只读属性；

6、环境变量设置：win10中是这样的

此电脑---右键选择【属性】---【高级系统设置】---【环境变量】---系统变量【新建】打开编辑对话框，【变量名】命名LM_LICENSE_FILE，【变量值】为你LICENSE.TXT的文件路径E:\modelsim\win64\LICENSE.TXT----【确定】；

7、破解完毕，使用愉快。

时间： 2024-12-15 06:51:35

verilog--modelsim仿真工具的破解的相关文章

搭建Modelsim SE仿真环境-适应do文件仿真

本章我们介绍仿真环境搭建是基于Modelsim SE的.Modelsim有很多版本,比如说Modelsim-Altera,但是笔者还是建议大家使用Modelsim-SE,Modelsim-Altera实际是针对Altera 的OEM版本,它事先将Altera的一些IP核仿真库添加到了工具中,但功能上有一些缩减.而Modelsim-SE需要自己手动添加这些仿真库,但是功能更全,而且工作中,工程师更倾向用SE版本,因为今后的FPGA开发中我们会接触更多其他厂商的FPGA,比如Xilinx.Latti

Modelsim初级使用教程

Modelsim初级使用教程(转)     一. Modelsim简介 Modelsim仿真工具是Model公司开发的.它支持Verilog.VHDL以及他们的混合仿真,它可以将整个程序分步执行,使设计者直接看到他的程序下一步要执行的语句,而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值,可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等,比quartus自带的仿真器功能强大的多,是目前业界最通用的仿真器之一. 对于初学者,modelsim自带的教程是一个很好的选择,在

v3学院教你编译xilinx仿真库

1.安win->所有程序->键找到xilinx design tools –>ise design tools 里找到Simulation Library Compilation Wizard,如果modelsim 是64位就要选择64位文件夹下的,32位选择32位文件夹下的 2.找到modelsim 的安装目录把modelsim.ini 的只读属性去掉 3.Ise 仿真库编译工具,选择modelsim se 4.设置modelsim 仿真工具启动工具路径 5.语言选择 Verilog

用modelsim和debussy协同仿真VHDL Verilog的流程

关于整个流程,modelsim用do文件命令行方式,不开启GUI模式.仿真完成后用debussy看波形,速度相当快.不敢独享,共献出来大家分享.debussy和modelsim协同仿真全过程.1.编辑modelsim根目录下的modelsim.ini文件,将; Veriuser = veriuser.sl 更换为Veriuser = novas_fli.dll.2.将D:\Novas\Debussy\share\PLI\modelsim_fli54\WINNT下的novas_fli.dll 拷贝

证最新的和最一致Mentor ModelSim SE 10.5 64位 VHDL Verilog SystemC

系列软件FloTHERM.XT.2.3.1+Xpedition.Enterprise.VX.2+PADS.VX.2+CONFORMAL+ModelSim SE 10.5 MentorGraphics.FloTHERM.XT.2.3.1.Win64Mentor.Graphics.Xpedition.Enterprise.VX.2.build.20160501Mentor.Graphics.PADS.VX.2.build.20160501Cadence CONFORMAL 15.20.1 Linux

Verilog 二选一多路选择器 Modelsim设计。

一个简单的二选一多路选择器 逻辑图 Verilog源程序 module Mux_Two ( input a, //Data input b, //Data input sl, //High: b ;Low: a output reg out ); always@(sl or a or b) if(!sl) out=a; else out=b; endmodule Modelsim架构文件 a为输入25MHz方波,b为输入12.5MHz的方波,sl为输入6.25MHz的方波.sl为高电平时,out

EDA : quartus2 17.1lite + modelsim +verilog 使用流程

首先 然后填充好自己写的代码 之后save as 存到自己的文件夹 会自动弹出 配置 Assignments settings 之后第一次编译 成功后processing start  start testbench template writer 之后去保存的文件下,下面有一个simulation文件夹,找到XXX.vt文件,打开,save as XX_test_tb.v  .(注意saveas到顶层文件夹下)  修改其中内容为自己设计好的test文件 之后再次到qutartus 编译 成功后

全平台轻量开源verilog仿真工具iverilog+GTKWave使用教程

前言 如果你只是想检查Verilog文件的语法是否有错误,然后进行一些基本的时序仿真,那么Icarus Verilog 就是一个不错的选择.相比于各大FPGA厂商的IDE几个G的大小,Icarus Verilog 显得极其小巧,最新版安装包大小仅有17MB,支持全平台:Windows+Linux+MacOS,并且源代码开源.本文将介绍如何使用Icarus Verilog来进行verilog文件的编译和仿真. 关于 Icarus Verilog Icarus Verilog是一个轻量.免费.开源的

令新手头疼的modelsim库编译

估计很多人买了CB哥的书来看吧,他们在学习modelsim仿真的过程中可能遇到过明明是按照书上的步骤添加器件库的了,但还是出现如下的错误: 首先,我想说的是CB哥书上的modelsim-altera10.1d是随QuartusII一起安装的,它已经编译了altera的器件库.它是一个免费版的仿真工具,不需要破解,当然它的功能不是最强大的,仿真速度也不是最快的,但已经可以满足我们一般的仿真了.有些人可能装了速度较快的SE版本的不带altera器件库的modelsim,这时器件库的问题就来了,尤其是