昨天我们组的10bit-40M ADC测出来了，自己终于能松口气，可以无牵无挂的毕业了。
晚上老板bg全组毕业生，喝了很多，我对老板说："这3年在组里，我是把它当作事业来做的！"
是的，虽然这3年里，挫折可能多于成功，欢乐永远与痛苦交织，但不论是技术还是处事，甚至在酒量上，都是我经受磨练、提高最多的3年。
即将毕业之际，我可以说：来这里读3年，我无怨无悔。。。
今早醒来，突然有了写写这3年硕士生涯的冲动。
一来给自己留下一些回忆，纪念一下逝去的时光；
二来以此表士一下对我的导师杨华中教授感激之情；
三来顺便宣传+推销一下我们组，希望他能后继有人，越走越好（所以发在这个版，大家少拍点儿啊哈:P）
(1) 缘由
我是电信专业的，大二暑假还在陆建华老师那里做完了一个SRT项目，很爽。
但最后还是选择了线路，这个转变是在大三sars期间做出的。
那个时候国内的集成电路设计业刚刚起来，中星微和炬力还没有上市，但从不少新闻中我感觉到，我国IT业的一个瓶颈就在于芯片。
尤其是有报道说神舟飞船上天后，国外开始对咱们的电子元件进行封锁。我们的制造业附加值低，也是因为不能掌握芯片的设计和生产，只能大量进口芯片，成为别人的装配工。
在做SRT的时候我就想，我们的系统性能能和802.11相媲美，却无法卖钱，为啥？因为当时不会把一个机箱大小的系统做成一个芯片。
后来，又发现做芯片设计是一个门槛很高的行业。
这不但意味着以后与你竞争的人少，而且也减少了比本科晚工作3年的机会成本。
自己本科时候找实习可以找到写FPGA的工作， 如果硕士毕业还是只会写FPGA，那么和在工业界写了3年FPGA的本科生比，就不一定占优势。
而芯片设计不一样，由于本科生的知识储备不够，公司很难让本科生作核心研发，往往是做应用工程师这样的外围开发，这样和本科生的门槛就形成了。
而同其他专业相比，IC也有培养门槛，一次流片动辄几万到几十万，这个成本不是调几块电路板，做几个仿真能烧得了的。
以我为例，硕士3年一共流了3次片，保守计算流片的成本也要6万以上，再加上其他成本，一个硕士下来能烧上10万8万比起学费来讲太值了。。。
高门槛的另一个附属产物就是入职的高薪水。
我没做过详细统计，但是从这两年技术类的入职薪水来看，IC公司的平均工资要高于做通信、软件等其他专业的。
一个佐证是每年都有不少通信、图像、信检等专业的毕业生选择去IC类公司工作。
当然，最后还感觉自己在电路方面的感觉比做算法好。
aew的project做的是焦头烂额，但是对于zhangzq的负反馈放大器试验，我却愿意提前一个月开始琢磨。。。
有了这3点，我决定投身于这个领域......
如果说选择线路是经过思考的，那么选择我的老板则是很匆忙的，甚至说是莽撞的。
本来推研前都计划的是另外一个组，没有对杨老师这里进行任何接触和了解，但填完志愿后发生了一件令我伤自尊的事情，临时决定换组。
一度想过去中科院做龙芯，最后在huahua的教育+忽悠(:P)下，选择了现在的老板。。。
这样反而阴差阳错的避开了老板每年很有名的"海选面试"，得以直接进组heihei
btw: 老板每年在推研之前都会面试大批学生，这个已经成为传统。
而且据我观察，几乎所有学生在面试中都被拍得很惨，很多人因为自我感觉不好就不敢来了。
其实这个和求职的技术面试差不多，拍你不代表就不满意，道理很简单：拍到死，了解你不知道什么才能评估出总共知道些什么；
1+1=2都会答，这个人什么水平反而没法评估；反过来想，如果面试官拍不死你，说明他的水平可能还不如你，去那里很可能就学不到东西。。。
(2) 毕业设计
第一次和老板正面接触是分配毕业设计。
俗话说，女怕嫁错郎，男怕入错行。接到老板的通知后我就紧张得要命，生怕给自己的任务没意思，或者好活都给别人抢走了。
记得那天7，8个推研同学围坐在桌子旁。老板第一个任务就是给我的，听完一通描述后， 我说: 我不想做这个....于是老板描述了一个新任务，我说：这个我也不想做
……
这个过程最后竟然持续了6，7轮，仍然没找到想要的活。眼看就要到中午了，我只好说，您先给别人分配吧！
记得那天的会从10点开到下午1：30才结束，好歹定下来一个题目。
想起来我实在是太浮躁、任性和挑剔了，其实最主要原因是我不知道自己想要什么。那时候只知道要做IC，但是是做系统还是数字？是做模拟还是射频？一概没概念。
生怕给老板留下不好印象，开完会赶紧补了一个封道歉信，好在他并没有怪罪我什么。
第2学期开学后，我的毕设题目阴差阳错的改为为一个无线收发器项目作系统仿真，而已有的资料只有一个美国标准和师兄们讨论的系统结构雏形。很快，发现我的工作不能只限于仿真，还要和师兄们讨论系统结构，进行指标的分配。
transciever号称模拟电路里面最复杂的系统，需要对电路的线性、噪声、增益、功耗乃至成本都十多个因素进行折中。而标准要求的10多个系统指标又与这些电路指标有着千丝万缕的联系，没任何经验。
一开始，系统结构都是我一天写一个方案供大家讨论，经常是这个指标按下去了，那个指标又不满足要求了，等指标都差不多了，某个做模块的师兄说给他的模块要求离谱，做不了，就一票否决了。。。
不过这个活确实有意思，一是发现本科几乎所有课程的知识都要用到，从模拟电路、信号系统到通信电路、DSP、通信原理乃至大四的微波电路、天线原理等一应俱全，基本概念不能有差错，否则可能一个指标算错就毁了整个方案。
另一个是发现系统结构这个东西真是千变万化，无穷无尽，尽管处处是地雷，但是从来不会发现自己走到悬崖，总能看到希望，人也就不会因为暂时的困难而气馁。
系统方案大家基本觉得过关了，就开始进行指标分配和系统仿真了，终于体会到什么叫“使唤丫头拿钥匙，当家不做主”了。
虽然是我来分配，但是没有任何电路经验，不知道谁的模块能做到什么指标，而且做模块的都是师兄，也不敢得罪，只能先问一遍大家都能做到多少啊，回来仿真看看能满足系统指标。能，那就皆大欢喜，不能，就得看看跟谁说说好话，让他努力把指标做上去。。。
系统的好处是：不会吊死在一棵树上，一个模块提高不了，可以通过调整其他模块的指标来满足整体要求。
当然坏处也在这里了：大家都想着自己的电路不动，别人去调整，最后扯皮的结果往往就是"彪悍"的师兄赢得胜利，"柔弱"的师兄被迫修改电路。
最要命的是，有些师兄对自己的电路也没谱，今天说这个指标能达到，过两天又说不行了
于是大伙群情激愤，好在有老板充当灭火队员，四处安抚，项目才能在磕磕碰碰中艰难前行。
用我这样一个菜鸟来作系统架构，就如同一个不会画直线的建筑师设计楼房一样，即使用再好的钢筋混凝土，大楼也有坍塌的一天。
一年以后，在大家进行系统联调的时候，发现了一个结构上的致命bug，大厦轰然倒塌，PT在研究生阶段第一个项目以失败告终。。。
当然这个bug也让PT对电路有了新的认识：仿真永远是对物理系统的抽象和简化，不知道在建模的时候哪些是可以忽略的，哪些是不能忽略的，一味的相信仿真结果就是无意义的。
PT就是因为没有考虑到mixer的本振泄露，这么一个在绝大多数仿真model中都忽略的物理量，导致了整个项目的失败。。。
(3) ADC，3年磨一剑
对于为什么硕士选择做AD，是在做收发器的过程中逐渐清晰的。
毕设时，组内各个模块电路的积累还很少，在做系统设计时充分体会到了被模块设计能力处处掣肘的滋味。
从规模上讲，AD在整个收发器中，乃至各种模拟电路中，是规模最大，复杂度最高的一个模块，组里的同学曾经发牢骚，做射频的同学画版图是按"天"计，而作AD的是按"月"计。有berkeley的博士3年做一个AD出来就可以毕业。
从难度上讲，AD也是难度最大的模块之一。直观理解，在发射机--信道--接收机这一通信环路中，AD处于模拟环路的末端，信号经过发射机、信道、接收机前端后，已经引入了各种干扰和失真，而AD还需要站好最后一班岗， 将各种信号忠实的量化，避免那些"捣乱分子"混入"革命队伍"，否则接下来的数字滤波器也将难以区分他们。
有人计算过，一个14bit的流水线ADC，电路中每做一次放大，误差要小于"270个电子"才行......
尤其是射频接收机软件化后，中频提高，动态范围增大，高速高精度的AD往往成为系统的瓶颈，也成为国外对我们封锁的重点。
目前美国对12bit 50MHz以上，14bit 5MHz以上的AD限制出口到我国，而接触过软件无线电的同学都知道，目前雷达、基站等接收机中，往往需要速度在80MHz以上，精度在12bit以上的AD才行。
难、累即是不利的因素，反过来看也是有利的，说明他的门槛更高，竞争者更少。
尤其是用于雷达、基站上的高速高精度ADC，民用领域应用较少，国内工业界也很少做
这也给了高校和研究所一个机会，我们做的东西不再只是用来发paper，虽然离实际量产有些距离，但是至少有可能通过我们的努力，逼迫外国放开封锁。。。
在这一年时间里，通过文献阅读，对国内学术界在模拟电路领域与国外的差距有了更清醒的认识。
集成电路设计领域是一个重视实验的领域，顶级期刊都需要测试结果作证，如果缺乏基本的实现能力，即使有好的idea，不能测出世界一流的性能，还是不能发表高水平论文的。
由于工艺条件等方面的差异，与算法不同，别人的电路方案仅仅通过论文很难重复验证，更不要说消化吸收。
而idea-电路设计-流片测试验证-发表论文这一学术周期一般长达1年以上，相比做算法作理论的出成果要慢的多。
尤其是在当前学术界比较浮躁、看重论文数量的环境下，更需要静下心才能耐得住寂寞，否则就可能重蹈陈进的覆辙。。。
要我说，作电路的就是要有些阿Q精神。。。
这些客观因素增加了我们工作的难度，好在老板深知其中的道理，提供了非常宽松的环境。
硬件上，我们从一开始的1台服务器，逐步发展到7台服务器18个cpu core的机群昼夜运行，以保证充足的仿真验证。
流片机会上虽然达不到美国那样想怎么流就怎么流，但通过精细化管理，例行的review机制，保证了有合理要求的人都能有机会流。
软指标上，他从来不会对作电路的研究生有论文上的要求，只要测试结果达到要求，他总会想办法放你毕业。
作为学生，在这样的环境下也就慢慢把心沉下来了，一开始毕设没评上优秀论文也要生一肚子气，到后来也能坦然了。
把leigh的话写进了smd以铭志:
解决工程中的实际问题才是我们电子工程系人的真正使命，发两篇无关痛痒不给人类知识添砖加瓦的文章，现在看来确实是浪费时间。
-----leigh
毕竟，当国家之间胜者为王败者寇时，比的不会是论文多少，idea新旧，决定胜负将是导弹雷达上那些元件的精度和速度。。。
(4)敬业+流程
如果3年前有人问我做电路最需要什么？
我会答，物理概念要清楚。
今天再问我，答案只有两个字：敬业！
研2开始，组里开始做一个codec的项目，ST中国公司派了一个工程师来帮我们review，做技术指导。
老板给我分了7个人，我按模块分下去一看，发现自己不用干活了，hoho，8cuo
ST是一个大公司，对开发工作的流程有着严格的规范。
仅从原理图上讲，大到模块划分和命名，小到一个开关的符号画法，甚至电路中信号线能拐几个弯，都有严格的规定；而电路中每一个管子的尺寸，每一次仿真，都要讲出道理才能通过review。这么多要求，我们这些没经过专业训练的草寇们一时难以适应，而且一开始我也不是很重视。
第一次提交电路就被ST打回来骂了个狗血喷头，他们看的很仔细，每个组员都收到了近10条严重错误。
我发现不干活的最惨，被骂了7*10=70句。。。
ST的工程师很敬业，说话也很直，一句"use your head!"一直让我记忆犹新。。。
有些规则是量化好的，比如信号线只能拐一个弯，很好判定；但有些规则是原则性的，比如电路图要画的直观、好看。
到底什么算是好看？这个就很难界定。
有时看了组员提交给我的原理图，觉得确实比较难看可是每个人审美不一样，组员也是尽力了，我也不好擅自篡改人家的劳动成果，结果发过去只回来一个字："ugly!"
那几个月，经常是上午收到email，不是被气的想在实验室大骂，就是委屈的想哭。
只能找老板发发牢骚，然后回一封语气缓和、虚心请教的email，下午再去好言安抚那些同样生气和委屈的组员继续工作。
ST工程师虽然语气强硬，但是他们的敬业和追求尽善尽美的精神确实给我留下了深刻的印象。
从他们给我们的电路样例可以看出，大到设计指标的确定，小到一个电容上下极板这种很难影响整体性能的细节，都仔细斟酌，保证电路上的每一点都是最优。
其实模拟电路就是这样，大的结构谁都知道，很多细节加在一起，就决定了产品的品质。
相反，我们有些组员平时大大咧咧惯了，总觉得"差不多就行"，，完成的电路图大毛病没有，小毛病一堆，看了就让人觉得"活糙"。。。
一次写report时候，自己电路的结构都能记错，让我大为光火，给他们写了一个email:
我一直以为，对待自己的电路，应该像对待自己的亲生骨肉一样。你熟悉他们的气味，熟悉身上每一个胎记的位置，愿意给他们挑最好看的衣服穿，病了会着急得给他看病，打针吃药，还会未雨绸缪，想着他们要上哪个幼儿园。。。而有些人呢？没有事请把就孩子放一边不去想了，盼着23号可以领工钱回家了。。。平时呢，如果让给孩子喂奶，想都不想孩子是不是需要，拿起个瓶子咕嘟咕嘟就给孩子灌，呛着都不管，干完了赶紧去休息，看都不多看一眼，更不要提对孩子的脾气禀性了如指掌了，估计被别人掉包了，都不知道。。。你们觉得这是一个对待亲生儿子的态度么? 你们不觉得更像一个保姆么?
这不是一个热爱不热爱工作的问题，而是一个对工作负责的问题。。。。。。
后来去ST述职，跟另外一个team leader聊起来，他说，看哪个学生公司愿意要。
主要是要敬业，工程师就要有追求完美的精神。。。
我没记错的话，后半句leigh也给他的学生说过。
虽然这个项目最后只结束于设计图纸阶段，但通过与大公司的合作，让组里建立起一套相对规范的流程。
而流程的重要性，是有深刻教训的。
就在项目进行的中间，我的第一个sigma-delta ADC流片回来了，通电以后示波器上毫无动静。。。
后来经检查，一路偏置电流没有连，这个弱智错误让我悔的直想跳楼，因为一次成功的流片经验，求职时就意味着数千块钱的薪水溢价。
但老板并没有停留在错误上，他跟我说，在IC设计领域，仅指望通过细心避免错误是行不通的，一定要从流程上把关。
后来仔细检查，确实是我流程上的不规范造成的bug。。。
研2一年，除了开题，我没有做一天硕士课题，但是它让我知道了两个重要的东西：
敬业和流程......
（5）最后
他这几天事情好多，就由我代最后一篇吧，反正都是组里人，谁写都一样的。
这学期末，我们的13bit200k sigma-delta ADC测到了<-80db的噪底。就在老板请毕业生吃饭的当天下午，我们的10bit40M pipeline ADC测到了DNL 0.38， INL 0.51， ENOB 9.14b，SFDR 72dB。是一个拿得出手的指标和测试结果，称不上outstanding，但对我们来说，已经很值得高兴。
我们组模拟电路起步是5年前，正式开始流片才只是两年前。是Gray师兄带着我们，从Sigma-delta开始做起。到今天，我们已经可以把AD中最拼硬功夫的Pipeline做到国内领先，可以说是用5年的时间做到了别人用10年都做不到的事情。
从毕设算起，来到线路组已经两年半了。这两年半的时间，是我真正触摸清华精神的两年。为了赶工流片，彻夜不眠是经常事。Pipeline ADC谁也没做过，带我们设计的师兄也没有流片经验，从电路到版图，再到漫长而艰苦的测试，都是我们一点一点摸索出来的。有时候心理也会不平衡，想国外的同学们，条件不知道比我们好多少。然而想归想，最后还得踏踏实实地做，有的时候真是无助，碰到棘手的问题，很长时间也毫无线索。好在后来，在我们不懈的坚持下，问题都一一解决了。
进清华有6年了，可是读懂清华，却是这两年。我很庆幸自己进入了线路组，有一个踏踏实实的老板，在整个学术界都挤破脑壳想idea，攒paper的时候，能安心地做事情。AD研发周期漫长，需要几代人努力才可能成功，在看不到成果的时候，钱也好，时间也好，真都是白白投进去。好在老板从没有急功近利，一直给我们很大的空间和支持。甚至前几任师兄没有idea和paper的时候，他也想办法放人毕业。
很多人都在讲，清华人踏实。褒义地说是敬业，贬义地说就是太笨，不懂得变通。我时常想，什么是笨，什么是聪明呢？用小东西发大文章是聪明，那么踏踏实实做事难道就是笨么？记得有师兄跟我说，某高校某个实验室，几年前曾经拿到一个大项目，其意义与龙芯不相上下，然而项目拿到后，整个实验室都弥漫浮躁之风，只想着攒paper，不想好好做东西，结果几年过去了，手里握着些许小成果，大项目却不了了之。我在想，如果当初，他们能踏踏实实做东西，不搞这样的小聪明，是不是今天也能看到成果了呢？即使看不到成果，至少也看得到希望吧。
做芯片不是件容易的事，它需要你很长时间忍受寂寞。可是一旦有一天，成果出来了，那么前景会是非常广阔的。就好像那句烂俗的话：十年寒窗无人晓，一朝成名天下知。聪明的人不会被眼前的虚荣诱惑，他会为了更高远的目标舍弃眼前。在如此浮躁的学术界，老板带着我们沉下心来踏实做，结果反倒是出成果最快的。
Career版聚那天，见到了颇有CEO风度的Hellsing同学，他如数家珍地讲了好多baidu逸闻。很高兴地看着他，听他说因为没能签给做战斗机的地方而抱憾至今，因为身在baidu为中国搜索引擎做事而感到充实。我想，他一定是安心而幸福的。
我曾经很遗憾，因为留在国内读博，便再也没有出国读学位的机会。但是现在，我很高兴留在了这里。这两年，我们组所有人为着同一个梦想努力着，忍辱负重，从零开始，汗水和着泪水，一步一步坚实地向前走着。在黄沙漫布的荒原上，浇砖培土，建造属于我们自己的庄园。
我也曾经很不理解，甚至自命不凡地嘲笑那些邓稼先们，干嘛放弃那么好的条件，回到这穷乡僻壤来，搭上一辈子。然而，如果你没有体会过从浇砖培土到垒起大厦的过程，便永远也无法体会这样的成就感和深深的使命感。给别人做事和给自己做事，两种感觉是永远无法相比的。
毕业生聚餐那天，老板很开心，说了很多话。就像每年毕业聚餐时一样，他对每一个即将毕业的师兄师姐说，不管将来去哪，一定别忘了你的师弟师妹们。
帖子发在这里，一定有未来的师弟师妹们能看到。作为未来的师姐，对你们说几句吧:P
当初选择线路组缘自大二班会上，dickson的一句话。他说，中国最缺的是两种技术人才，大系统架构和基础硬件设计与制造。中国的技术瓶颈也在这两方面，上缺系统架构，至今没有自己的大飞机；下缺基础硬件，高性能AD还被美国禁运。从国防意义上讲，这两种东西都是必不可少的，因而人才也是不可或缺的。从另一个侧面考量，组里面有流片经验的师兄师姐，毕业起薪15k*14还是挺正常的。
线路组一直是以长带幼，对于模拟电路设计这样特别强调传承性的专业来讲，这是很重要的。师兄师姐们不仅在校的时候好好教，甚至离校出去工作了也还跟我们保持联系，手把手地教好师弟师妹。线路组是一个大家庭。在这样的大环境下，我和同组两个非微电本科背景的人，研一第一次设计电路并流片，研二第一次测试，便能把pipeline ADC做到如此，真的是很不容易，没有师兄师姐的积累和帮助，我们是做不来的。
很高兴几年的积累在今天看到了曙光。我们虽然还没有建起金碧辉煌的宝塔，但是已经垒好了坚实的地基，大伙正在干劲十足地建造着。你想为这美丽的宝塔上填上一砖一瓦吗，你想成为塔顶那颗耀眼的明珠吗？那就快快加入我们组吧:P