USB 2.0 Hub IP Core

来自: http://arasan.com/products/usb/usb-2-0/usb-2-0-hub/

The Arasan USB 2.0 Hub IP core is an USB 2.0 specification compliant hub core that supports 480 Mbit/s in High Speed (HS) mode, 12 Mbit/s in Full Speed (FS) mode, and 1.5 Mbit/s in Low Speed (LS) mode. The Arasan USB 2.0 Hub IP core consists of the Hub Controller, Hub Repeater, Transaction Translators, Routing Logic, and Downstream Ports.

The USB 2.0 Hub Controller controls the operation of the USB hub by interpreting both the USB commands and Hub class specific commands. High-speed packets originating from the root hub are forwarded by the Hub Repeater to the HS Downstream Ports through the Routing Logic. Full-speed and low-speed packets scheduled by the host system software as split transactions are forwarded to the Transaction Translators. The Transaction Translators handle split transactions that convey isochronous, interrupt, control, and bulk transfers across the high-speed bus to and from the full-speed and low-speed devices that attached to the hub. The Transaction Translators also perform CRC on incoming packets from the Hub Repeater or Routing Logic. The Routing Logic connects the Hub Repeater to the Downstream Ports in a high-speed transfer, and it connects the Transaction Translators to the Downstream Ports in a full-speed or low-speed transfer. The number of Downstream Ports is scalable.

The Arasan Auto-configure and Auto-wire are pre-compiled C language utilities that allow users to have the freedom to fully customize their designs.

features:

  • High speed support: 480 Mbit/s
  • Full speed support: 12 Mbit/s
  • USB 2.0 Compliant
  • High/Full speed support using 8/16 bit UTMI/ULPI interface
  • Optional PIO Mode for each endpoint (can be used for Interrupt endoints)
  • System bus Master/Target clock
  • UTMI Interface Clock: 30/60 MHz
  • Endpoint Configuration
  • Configurable up to 15 downstream ports
  • Configuration options: Bulk, control, isochronous, interrupt
  • Dedicated control endpoint zero
  • Configurable dual port RAM shared between endpoints
  • USB Suspend/Resume support
  • LPM Support
时间: 2024-11-03 05:23:31

USB 2.0 Hub IP Core的相关文章

QuartusII 13.0 PLL IP Core调用及仿真

有一个多月没用用Quartus II了,都快忘了IP 是怎么用调用的了,还好有之前做的笔记,现在整理出来,终于体会到做笔记的好处. 一.  QuartusII的pll的调用 打开软件界面 Tool——megawizard plug-in manage 选择——next 选择,输入IP核名称,next 按如图所示参数,配置IP核. 添加复位信号,添加locked,锁相完成信号,为了更好的管理工程模块,然后一直next到如下界面(areset是低电平时PLL正常工作还是高电平时PLL正常工作,loc

USB 2.0高速4端口USB HUB集线处理器MA8601

1.MA8601描述 MA8601是一个高性能的符合USB 2.0高速4端口USB HUB集线器控制器.4个端口功能可同时工作,低功耗. 采用MA8601 USB HUB,不仅低成本,用户还可以通过外挂EEPROM,实现多个集线器配置选项. . MA8601采用主流的SSOP28的封装,可同时实现4个USB口同时工作. 2. MA8601特性 符合USB2.0规格 上行端口支持高速(480MHz)和全速(12MHz)速率 可配置4/3/2下行端口支持速率为全速或低速 向下兼容USB1.1 符合U

Intel 主板 USB 3.0 XHCI控制器端口配置

Intel支持USB 3.0主机控制器的主板上一般具有2个EHCI和1个XHCI,这种主板一般有14个端口,并且端口0-3是EHCI和XHCI共用的,也即在0-3号端口具有4个开关,这4个开关的控制寄存器位于XHCI的PCI(PCI-E)配置空间,PC上控制这4个开关是在BIOS里配置的,由于很多主板默认没有开启,导致用户买了电脑后,虽然电脑有蓝色的USB端口,但是插上3.0的U盘还是按照高速来运行的,所以要使你的蓝色USB端口能够连接超速设备,需要确认你的主板集成了XHCI控制器,并且在BIO

ModelSim Simulation of RapidIO II IP Core Demonstration Testbench May Require ld_debug Command

Solution ID: fb83262Last Modified: May 17, 2013Product Category: Intellectual PropertyProduct Area: Comm, Interface & PeripheralsProduct Sub-area: IP Spec and ProtocolVersion Found In: v12.1Version Fixed In: v13.0 Title ModelSim Simulation of RapidIO

新一代的USB 3.0传输规格

通用序列总线(USB) 从1996问世以来,一统个人电脑外部连接界面,且延伸至各式消费性产品,早已成为现代人生活的一部分.2000年发表的USB 2.0 High-speed规格,提供了480Mbps的传输速率,至今已超过十年的历史,随着高分辨率的影音应用逐渐普及,动辄GByte等级的影音资 料,USB 2.0的频宽已经逐渐捉襟见肘. USB协会在2008年,提出新一代的USB 3.0传输规格,将USB的频宽上推十倍达5Gbps及全双工双向传输,并且兼容的连接器设计可以确保装置的向下兼容性,并提

USB 3.0传输规格

通用序列总线(USB) 从1996问世以来,一统个人电脑外部连接界面,且延伸至各式消费性产品,早已成为现代人生活的一部分.2000年发表的USB 2.0 High-speed规格,提供了480Mbps的传输速率,至今已超过十年的历史,随着高分辨率的影音应用逐渐普及,动辄GByte等级的影音资 料,USB 2.0的频宽已经逐渐捉襟见肘. USB协会在2008年,提出新一代的USB 3.0传输规格,将USB的频宽上推十倍达5Gbps及全双工双向传输,并且兼容的连接器设计可以确保装置的向下兼容性,并提

Xilinx 7系列例化MIG IP core DDR3读写

昨晚找了一下,发现DDR3读写在工程上多是通过例化MIG,调用生成IPcore的HDL Functional Model.我说嘛,自己哪能写出那么繁琐的,不过DDR读写数据可以用到状态机,后期再添砖加瓦吧,当下先对比一下网上找的一段程序和自己例化后的程序. 另外,仿真了十余分钟,最后的是什么鬼?一头雾水T.T.想着每一次要分析信号要等那么久就难受. 更重要的是分享一波关于"Xilinx平台下DDR3设计教程"的资料.就其中的"仿真篇"而言,亲测可行,还是中文版 da

XDMA ip core的使用

XDMA核的使用 一.   XDMA相关知识 绝对地址就是物理地址=段地址*16+偏移地址,也就是段地址<<4+偏移地址 主机host通过PCIe接口访问DMA,DMA即外部设备不通过CPU而直接与系统内存(DDR)交换数据. PIO模式下硬盘和内存之间的数据传输是通过CPU来控制的,而在DMA模式下,CPU只需向DMA控制下达命令,让DMA来控制数据的发送,数据传送完毕后再把数据反馈给CPU,这样很大程度上减轻了 CPU的资源占有率. DMA和PIO模式的区别就在于,DMA模式不过分依赖CP

H.265 Video Encoder IP Core

复制: 开源H.265硬件视频编码器H.265 Video Encoder IP Core是开源的H.265硬件视频编码器,实现了H.265(或叫HEVC)的大部分功能. 它由复旦大学专用集成电路与系统国家重点实验室(State Key Lab of ASIC & System,Fudan University)视频图像处理实验室(VIP Lab)范益波教授研究团队开发完成,并开放源代码.任何组织个人可以无偿使用上述代码用于研究和生产目的,VIP Lab将会持续更新并维护H.265硬件视频编码器