makefile的规则

makefile的规则如下：

target ... : prerequisites ...
	command
	...
	...

target可以是一个object file(目标文件)，也可以是一个执行文件，还可以是一个label。

prerequisites就是要生成那个target所需要的文件或者目标。

command就是make需要执行的命令。(任意的shell命令)

这三者的关系就是一个文件依赖关系，target这一个或者多个目标文件依赖与prerequisites中的文件，其生成规则定义在command中。这其中的主要意思就是，prerequisites中如果有一个以上的文件比target文件要新的话，command所定义的命令就会被执行。这就是makefile中最核心的内容。

一个简单的示例

一个工程中有3个头文件，8个c文件，下面的makefile定义了这个工程编译的规则。

edit : main.o kbd.o command.o display.o 		insert.o search.o files.o utils.o
	cc -o edit main.o kbd.o command.o display.o 		insert.o search.o files.o utils.o

main.o : main.c defs.h
	cc -c main.c
kbd.o : kbd.c defs.h command.h
	cc -c kbd.c
command.o : command.c defs.h command.h
	cc -c command.c
display.o : display.c defs.h buffer.h
	cc -c display.c
insert.o : insert.c defs.h buffer.h
	cc -c insert.c
search.o : search.c defs.h buffer.h
	cc -c search.c
files.o : files.c defs.h buffer.h command.h
	cc -c files.c
utils.o : utils.c defs.h
	cc -c utils.c
clean :
	rm edit main.o kbd.o command.o display.o 		insert.o search.o files.o utils.o

将上面内容保存为文件名为“makefile”或者“Makefile”的文件中，直接到命令行中进入这个文件的目录中，执行make命令，即可生成所需要的可执行文件edit，如果要删除执行文件和所有的中间文件，一个简单的make clean 命令即可。

在上面的makefile中，目标文件(target)包含：执行文件edit和中间目标文件(*.o)，依赖文件(prerequisites)就是冒号后面的那些.c文件和.h文件。同时可以看出来，每一个.o文件中都有一组依赖文件，而这些.o文件又是执行文件edit的依赖文件，依赖关系的实质上就是说明了目标文件是由哪些文件生成的。

上面的依赖关系搞清楚后，下面的那一行定义了如何生成目标文件的系统命令，这个命令以一个tab键作为开头。这个是一个特别需要注意的地方。make不管命令是如何工作的，它只管执行你所写的命令，make会比较target文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets的文件日期要新，或者target文件不存在的话，make就会执行命令。

最后面定义的clean不是一个文件，只是一个命令的名字，make不会去找clean的依赖文件，其后也没有跟依赖文件，要执行这个clean命令，需要在命令中指出这个命令的标签名字，比如make clean，这个clean就是标签，make就会在其文件中找到clean这个标签下面对应的命令，来执行相应的命令。

make的工作方式

在默认方式下，也就是我们只需要输入make命令。

1、make会在当前目录下找名字为“Makefile”或者“makefile”的文件。

2、如果找到，它会找文件中的第一个目标文件(target)，在上面的makefile文件它会找到“edit”这个文件，并把这个文件作为最终的目标文件。

3、如果edit文件不存在，或是edit所以来的后面的.o文件的修改时间要比这个edit文件新，那么，他就会执行后面所定义的命令来生成这个edit文件。

4、如果上面的.o文件也不存在的话，那么make会在当前文件中找目标为.o文件的依赖性，最后执行命令生成相应的.o文件。

5、只要可以找到.h文件和.c文件，那么make就会执行它的命令来最终生成目标文件edit。

上面的工作方式是一层一层的依赖关系。make只管根据具体的依赖关系在当前文件夹中搜寻所需要的文件，如果找不到所需的文件，那么make就会直接退出。并报错，对于所定义的命令的错误，或者是编译不成功。make根本不管这些东西，make只是根据所定义文件的依赖关系来执行你所定义的命令，如果中间有差错，那么make直接退出不在执行命令。

在上面的规则中，像clean这种没有依赖文件关系，后面只跟了一条命令的话，当执行make的时候这种命令不会执行，但是可以在make后面显示的声明这个命令来执行。例如make clean，这样就执行了clean后面所定义的命令，将生成的所有中间文件和目标文件清理，以便于重新编译。

在编译过程中，如果这个工程被编译过了，当我们修改了其中的一个文件，那么根据make的规则，make不会再去编译其他已经生成好了的目标文件，智慧重新编译这个被修改的文件，并生成最终的目标文件，这就是make只管那些依赖文件的时间是否比这个目标文件的时间新，是的话，就会重新编译这个文件，其他的不管，并最终链接成所需要的最终的目标文件edit。

makefile中使用变量

在上面的例子中，我们可以看到edit后面跟的依赖文件和命令中对【.o】文件重复了两次，如果我们要引入一个.o文件，或者修改一个.o文件的名字，那么我们需要修改三个地方，edit里面有两个，和下面的一个.o文件，这在小的工程中修改还算容易，但是一个工程要是比较大的话，那么makefile写的会比较大且复杂，那时就有可能忘记修改某个地方。所以为了makefile的易于维护，在makefile中可以使用变量，makefile的变量其实也就是定义了一些字符串，可以理解成C语言中的宏定义。

比如我们可以声明一些变量来代表目标文件，如：OBJECT，obj，objects都行。可以在makefile中按如下定义变量。

objects = main.o kbd.o command.o display.o 		insert.o search.o files.o utils.o

那么我们在makefile中就可以以"$(objects)"的方式来使用这个变量了。于是makefile就可以改为下面的方式：

objects = main.o kbd.o command.o display.o 		insert.o search.o files.o utils.o

edit : $(objects)
	cc -o edit $(objects)
main.o : main.c defs.h
	cc -c main.c
kbd.o : kbd.c defs.h command.h
	cc -c kbd.c
command.o : command.c defs.h command.h
	cc -c command.c
display.o : display.c defs.h buffer.h
	cc -c display.c
insert.o : insert.c defs.h buffer.h
	cc -c insert.c
search.o : search.c defs.h buffer.h
	cc -c search.c
files.o : files.c defs.h buffer.h command.h
	cc -c files.c
utils.o : utils.c defs.h
	cc -c utils.c
clean :
	rm edit $(objects)

这样我们修改[.o]文件的时候只需要简单的在变量objects中修改就可以了。

清空文件目标的规则

每个makefile中都应该有一个清空目标文件(.o和可执行文件)，这不仅便于编译，也可以保持文件的清洁。

一般的清空规则如下:

clean:
	rm edit $(objects)

更稳健的方式如下：

.PHONY : clean
clean :
	-rm edit $(objects)

.PHONY意思表示clean是一个"伪目标"。在rm命令前面加了一个减号的意思为，也许某些文件出现问题，但不用管，继续做后面的事，当然，clean规则一般都是放在makefile的文件的最后，这也是个不成文的规则。

当然这里只是介绍了make的一些简单知识，这些知识足够写一些小系统的编译了，如果有兴趣的同学可以找本专门介绍make的书籍来读一下，加深自己对make的一些理解。