《FPGA全程进阶---实战演练》第二十一章之 几种常用电平分析及特性

TTL,CMOS以及LVTTL,LVCMOS

TTL和CMOS是数字电路中两种常见的逻辑电平,LVTTL和LVCMOS是两者低电平版本。TTL是流控器件,输入电阻小,TTL电平器件速度快,驱动能力大,但功耗大。CMOS是MOS管逻辑,为压控器件,且输入电阻极大,CMOS电平器件速度慢,驱动能力不足TTL,但功耗小。正是由于CMOS器件输入阻抗很大,外界微小的干扰就有可能引起电平的翻转,所以CMOS器件上未使用的输入引脚应做上下拉处理,不能浮空。

由于TTL和CMOS电平在0或1时不一样,所以需要满足VOH(发送方) > VIH(接收方),且提供一定的噪声容限,发送方VOL小于接收方VIL,且提供一定的噪声容限。

高逻辑电平驱动低逻辑电平时,可串联50~330Ω电阻进行电平的转换。其中JTAG就是一个例子,在使用Cyclone III代芯片时,JTAG为2.5V电平,而Cyclone III是3.3V电平,使用时需要串接电阻,以实现电平的转换。串联电阻有时对于驱动能力较强的元器件如74LVT系列,为了消除信号振铃,可以串联电阻消除信号振铃现象。

与驱动能力相关的两个名词:拉电流与灌电流。

拉电流:拉电流是指电流方向为负,电流流出器件,称为拉电流,比如IOH;

灌电流:灌电流指的是电流方向为正,电流流入器件,称为灌电流,比如IOL;

Bipolar工艺的器件,特点是速度高,驱动能力强,但功耗大;CMOS工艺的器件,驱动能力和速度较Bipolar弱,但其集成度高,功耗低;而BiCMOS兼有Bipolar和CMOS的优势。

CMOS和TTL不适合高速电路原因

1)电平幅度较大,即使是低电平版本,摆幅也到了3.3V或2.5V,因此信号变化沿所耗费的时间越长,不适合于传输频率达到200MHz以上的信号。

2)输出信号为单端。在传输路径上易受到干扰,不利于远距离的传输

3)功耗较大。

器件手册需要了解到的知识

作为硬件工程师,每天都需要与各种电子元器件的手册打交道,那么对于手册上的一些参数值是我们往往需要关心的。在选择器件时,往往根据这些器件的参数值进行筛选,就可以选择到合适的芯片。

1) Features:一般我们在查看手册时,手册第一页就会有关于此器件的Features,这是我们需要关心的,通过此Features我们就可以除去一部分不适合的芯片。

2) Absolute Maximum Ratings:这一部分是我们常常需要留心的,器件极限参数值。其中有些参数必须要理解:

1】 Vcc:电源电压。第一,确保上电和下电时电源电压的过冲小于极限值;第二,正常工作

电源电压加上纹波电压的最大值要小于极限值。

2】 VI:输入信号电平,要求输入信号的上升沿和下降沿的过冲不能超过一定的值。

3】 VO:输出信号电平,一般会看到 -0.5V (min),Vcc + 0.5V(max)其中Vcc应为器件正常工作时的电压,而不是最大电压值。

4】IIK:输入钳位电流,指工作电压超出正常值之外时,允许流入器件输入端的最大电流。

5】IOK:输出钳位电流,指工作电压超出正常值之外时,允许流入器件输出端的最大电流。

3) Electrical Characteristics:这一部分是我们常常需要留心的,器件电气参数值。其中有些参数必须要理解:

II :器件正常工作时流入(输入信号为高电平)或工作时流出(输入信号为低电平)输入端口的电流。CMOS工艺的逻辑器件属于压控型,输入电流很小,通过器件参数II与Icc可以判断该器件的工艺类型为CMOS,还是TTL工艺。

CI :输入电容,指逻辑器件输入端口的寄生电容,在电路设计时可以视为驱动能力的指标。如Cypress CY2305器件资料中,定义CL参数为30pF,即该器件输出引脚的容性负载能力是30pF,对于74LVC125A器件的CI 为5pF,所以一个CY2305最多可以带动6个74LVC125A器件。

时间: 2024-12-30 03:27:16

《FPGA全程进阶---实战演练》第二十一章之 几种常用电平分析及特性的相关文章

《FPGA全程进阶---实战演练》第一章之FPGA介绍

1 什么是FPGA FPGA也即是Field Programmable Gate Array的缩写,翻译成中文就是现场可编程门阵列.FPGA是在PAL.GAL.CPLD等可编程器件的基础上发展起来的新型高性能产物,是作为专用集成电路(ASIC)领域中的一种半定制电路出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点.图1.1是Altera Cyclone V芯片. 图1.1 Altera Cyclone芯片 说到这里,不得不提ASIC,即专用集成电路(Application

《FPGA全程进阶---实战演练》第一章之如何学习FPGA

对于很多初学者,大部分都是急于求成,熟不知越是急于求成,最终越是学无所成,到头来两手空空,要学好FPGA,必须弄懂FPGA本质的一些内容. 1.FPGA内部结构及基本原理 FPGA是可以编程的,必须通过了解FPGA内部结构才能很好地理解为什么FPGA是可以编程的.学习FPGA不能像学习其他CPU芯片一样,看到Verilog或者VHDL就像看到C语言或者其它软件编程语言一样.一条条的读,一条条的分析.要冲破软件编程的思想. 那么FPGA为什么是可以“编程”的呢?首先来了解一下什么叫“程”.启示“程

《FPGA全程进阶---实战演练》第九章之有趣的计数器

本小节我们做一个好玩的事情,就是计数器,还记得在做LED自加实验时我们就曾经提到过关于计数器的相关议题,那么这节我们就来讨论讨论. 探讨一下如下的问题:请用verilog记八个数的写法,分析这个可以更好的理解触发器的工作原理. 1. reg [3:0]cnt; always@(posedge clk or negedge rst_n) begin if(!rst_n) cnt <= 4'd0; else if (cnt < 4'd8) cnt <= cnt + 1'b1; else cn

《FPGA全程进阶----实战演练》第二章之系统搭建

1 系统方案 对于设计一款硬件平台,首先要确定整体框架,确定各个模块所需要的芯片以及电压分配情况.图2.6是笔者曾经设计的硬件平台系统. 图2.6系统框图 对于选定一个系统方案之后,接下来做的要先去查看所选用的芯片的数据手册.那么查看手册一般有几点必须要注意,(1)FPGA的工作电压,确定若FPGA正常工作需要几档电压,好设计电源电路:(2)考虑功耗,这决定着需要多大功率的电源才能驱动芯片正常工作:(3)查看时钟网络的分布,这决定在进行逻辑设计时时钟分配的问题:(4)JTAG下载电路,这一部分是

《FPGA全程进阶---实战演练》第二十一章 电源常用类型:LDO和 DCDC

高速电路中的电源设计 高速电路中的电源设计大概分为两种,一种是集总式架构,一种是分布式架构.集总式架构就是由一个电源输入,然后生成多种所需要的电压.如图1所示.这种架构会增加多个DC/DC模块,这样成本不可控,PCB面积也需要增加,但集总式分布架构可以提高整体电源转换效率. 图1 集总分布架构 分布式架构是先由一个模块生成一个中间电压,然后再去转换成其他单板所需要的电压,如图2所示.第一级输出可以要求有较大的噪声和纹波,第二级电源输出所需要的各种电源,这时必须考虑纹波和噪声问题.但分布式也有一个

《FPGA全程进阶---实战演练》第二章之焊接板子及调试注意事项

1.若是读者第一次做板子,强烈建议画完PCB板后将PCB图打印出来,然后对照你买的芯片将芯片放置对 应的位置,然后查看所有的封装格式适不适合,否则等你做出板子来后再试,为时晚矣.笔者虽然知道要这么 做,但是笔者第一次发给工厂做回来的PCB发现有一个芯片封装画大了,而且那个芯片还是贴片封装的,这让 笔者心痛不已,300多大洋就这么要毁于一旦了. 2.在参考别人的电路时一定要注意,你想用的芯片型号的电路适不适合你参考的电路图,若是完全一致,那么可以直接照抄照搬,若是不一样,这时候要非常注意电路的设计

《FPGA全程进阶---实战演练》第五章 基于74HC595的LED操作

1基础理论部分 1.1分频 分频,是的,这个概念也很重要.分频是指将一单一频率信号的频率降低为原来的1/N,就叫N分频.实现分频的电路或装置称为“分频器”,如把33MHZ的信号2分频得到16.5MHZ的信号,3分频得到11MHZ的信号,10分频得到3.3MHZ的信号. 分频主要是相对于主晶振来说,用不到那么高的频率,开发板一般根据具体需要会加入晶振,一般若是功耗较高可选用50MHz,其他情况可以相对调整,如24MHz等等.那么分频的典型应用,二分频,四分频,八分频,还有任意分频. 对于分频,我们

《FPGA全程进阶---实战演练》第十二章 二进制码与格雷码PK

大家在写程序的时候,可能会听闻,什么独热码,什么格雷码,什么二进制码等等,本节意在解释这几种编码之间的区别和优势以及用verilog怎么去实现,下面先介绍这几种编码的区别. 1 基础理论部分 1.1 独热码 独热码,在英文文献中称做 one-hot code, 直观来说就是有多少个状态就有多少比特,而且只有一个比特为1,其他全为0的一种码制. 如,有十六个状态的独热码状态编码应该是:0000000000000001,0000000000000010,0000000000000100,000000

《FPGA全程进阶---实战演练》第三章之PCB设计之去耦电容

1.关于去耦电容为何需要就近摆放? 大多数资料有提到过,去耦电容就近放置,是从减小回路电感的角度去谈及摆放问题,其实还有一个原则就是去耦半径的问题,如果电容离着芯片位置较远,超过去耦半径,会起不到去耦效果. 考虑去耦半径的最好办法就是考察噪声源和电容补偿电流之间的相位关系.当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(电压),就必须感知到这一电压扰动.信号在介质中传播需要一定的时间,因此发生局部电压扰动到电容感知到需要有一定的时间延迟,因此必然