传输线理论

特征阻抗:      传输线理论

电流永远都是一个回路。

信号频率: 如果传输线上传输的信号是低频信号,假设是1KHz,那么信号的波长就是300公里(假设信号速度为光速),即使传输线的长度有1米长,相对于信号来说还是很短的,对信号来说传输线可以看成短路,传输线对信号的影响是很小的。但是对于高速信号来说,假设信号频率提高到300MHz,信号波长就减小到1米,这时候1米的传输线和信号的波长已经完全可以比较,在传输线上就会存在波动效应,在传输线上的不同点上的电压电流就会不同。在这种情况下,我们就不能忽略传输线对信号造成的影响。传输线相对信号来说就是一段长线,我们要用长线传输里的理论来解决问题。     高频时 传输线理论不可忽视。

传输线:

1、传输线由两条一定长度导线组成,一条是信号传播路径,另一条是信号返回路径。

2、传输线也是一种理想的电路元件,用于仿真效果比较好,在实际概念中比较复杂;

3、传输线有两个很重要的特征:特征阻抗和时延。

传输线:1、电缆 双绞线

2、PCB中的   微带线(PCB外层的走线,只有一个参考平面 )   传输速度更快  空气相对介电常数小。

带状线  (介于两个参考平面之间的内层走线)

信号的传播速度取决于材料的介电常数和材料的分布。

微带线中的阻抗:

带状线中的阻抗:

Polar SI9000进行特征阻抗计算。

将传输线始端的输入阻抗简称为阻抗

将信号随时遇到的及时阻抗称为瞬时阻抗

如果传输线具有恒定不变的瞬时阻抗,就称之为传输线的特性阻抗

和电阻,电容,电感一样,传输线也是一种理想的电路元件,但是其特性却大不相同,用于仿真效果较好,但电路概念却比较复杂

什么是特征阻抗:

特征阻抗就属于长线传输中的一个概念。信号在传输线中传输的过程中,在信号到达的一个点,传输线和参考平面之间会形成电场,由于电场的存在,会产生一个瞬间的小电流,这个小电流在传输线中的每一点都存在。同时信号也存在一定的电压,这样在信号传输过程中,传输线的每一点就会等效成一个电阻,这个电阻就是我们提到的传输线的特征阻抗.。

信号在传输的过程中,如果传输路径上的特性阻抗发生变化,信号就会在阻抗不连续的结点产生反射。影响特性阻抗的因素有:介电常数、介质厚度、线宽、铜箔厚度。

传输线对走线上信号的影响主要是:传输线的分布电容 、分布电感以及介质对传输的电磁波的影响。

特征阻抗如何计算:     特征阻抗是对于交流信号(或者说高频信号)来说的

PCB走线中特征阻抗计算公式:

L是单位长度传输线的固有电感,C是单位长度传输线的固有电容

要改变传输线的特征阻抗就要改变单位长度传输线的固有电感和电容。

影响传输线特征阻抗的几个因素:     线宽    介质厚度   介质的介电常数

PCB走线的铜皮厚度   PCB走线距离参考平面的距离

a. 线宽与特征阻抗成反比。增加线宽相当于增大电容,也就减小了特征阻抗,反之亦然

b. 介电常数与特征阻抗成反比。同样提高介电常数相当于增大电容,减小特征阻抗;电容 C=εS/4πkd

c. 传输线到参考平面的距离与特征阻抗成正比。减小传输线与参考平面的距离相当于增大了电容,这样也就减小了特征阻抗。

d.传输线的长度与特征阻抗没有关系。通过公式可以看出来L和C都是单位长度传输线的参数,与传输线的长度并没有关系

e. 线径与特征阻抗成反比。由于高频信号的趋肤效应,影响较其他因素小.

特征阻抗和频率无关:             与线长无关

减小特征阻抗:  增加线宽  增加走线铜皮厚度     减小介质层厚度

减小走线到参考层距离           选用高介电常数材料

差分走线中的线间距也影响特征阻抗,间距越小 特征阻抗越小。

差分走线中信号线不仅有地等作为参考层,而且两个线之间互为参考。因此减小差分布线的间距,可减小特征阻抗。

典型的特征阻抗:

USB的特征阻抗  90Ω

网口特征阻抗100Ω

通常PCB走线用 50Ohm 阻抗

工程上同轴电缆的特征阻抗取值通常为75ohm  或50ohm  。

传输线上的信号损耗:

信号损耗主要包括以下几种:阻性损耗、介质损耗、相邻耦合损耗、反射损耗和辐射损耗。

在分析传输线损耗时,还应注意:趋肤效应  邻近效应   表面粗糙度  复介电常数   介质损耗   随频率变化的阻抗特性和时延特性。

阻性损耗是高频损耗的主要部分:

主要是由导线自身的电阻所引起的损耗,在交流信号下,导线的阻抗会随着频率的变化而变化。

走线的表面都会有一定的粗糙度,当信号的波长与走线层表明的粗糙度相近时会加剧阻性损耗,而且由于趋肤效应的影响,高频电流会集中在导体的表面,这会进一步加剧导体的阻抗损耗。

综上  对于一些高频的信号,尽量选用表面粗糙度即RMS比较小的铜箔走线,从而减小损耗。

介质损耗:信号以电磁波的形式在传输线中传输,在介质中产生极化。介质中的带电粒子沿着电场方向规则排列,电荷的规则移动消耗了能量。

相邻耦合损耗:串扰的影响,信号的能量一部分耦合到响铃的线上去,从而衰减了自身的能量。

反射损耗:反射的信号在传输线上来回传输,最终对信号的总能量构成损耗。

辐射损耗:高频信号以电磁波的形式辐射出PCB。

信号的反射再学习:     解决:阻抗匹配   端接

一个电气网络至少包含三个部分:驱动端、传输互连结构    负载。

信号反射的原因是在传输结构互连的地方出现了阻抗不连续的点,致使信号在传输线上的某个点或几个点上出现了瞬态阻抗不连续的点。

反射系数    传输系数

需理解的前提:阻抗不连续时,在阻抗变化的交界面,虽然阻抗发生变化,但电压和电流都一定是连续的。电压和电流不可能出现一个断裂。

反射计算:

在分界面左边一点:S1中有:Zs1=V1/I1;

在分界面右边一点:S2中有:Zs2=V2/I2;

又由于电压和电流的连续性:V1=V2;I1=I2。

由于Zs1和Zs2的宽度不一,Rs1不肯和Rs2相等,因此如果没有反射存在。上述不可能同时成立。因此可以判断在分界面的位置必定存在反射回源端的信号。

反射系数:反射电压与输入电压的比值       Xreflect=(Zs2-Zs1)/(Zs2+Zs1);

传输系数:传输电压与输入电压的比值       Ytrans=2xZs2/(Zs2+Zs1);

有三种情况:

1、阻抗相等,Zs1=Zs2,无反射;

2、完全反射,Zs2=无穷大,Xreflect=1.末端电压是输入电压的2倍。

3、Zs2=0,Xreflect=-1,即完全负反射相当于末端短路了。

一般信号的发送端的阻抗较低,信号接收端的阻抗较高,如果发送端的与接收端的阻抗不匹配,发送的信号会在发送端和接收端之间来回反射。信号的反射出现过冲和下冲。

过冲是信号波形中出现的第一个波峰或波谷;

下冲是第二个出现的波峰或波谷。

反复的过冲和下冲会导致振铃现象。

哪种情况下需要考虑对传输线进行端接:————线长  高频的时候

一般当传输线的长度L>Tr/(2xTpr)时,

Tr——信号的上升或下降时间(取较短的那个);

Tpr——信号在PCB板中的传输速度。 对于FR4的板材,信号在其上的传输速度为150ps/in。  (信号的传输速度与介质密切相关)

阻抗匹配措施:

源端串联: 源端串联电阻    使得Zout(源端阻抗)+Rt(匹配电阻)=Z0(特征阻抗)

一般当传输线上只有一个负载时,采用该方式。       使用时注意:电阻R靠近源端放置。

当有多个负载时,串行电阻的位置需要通过仿真综合考虑。      但其增加了RC时间常数,延缓了信号上升时间,因而不适用于高速信号传输。

优点:功耗低      缺点:高频不使用   多负载使用不便    接收端的一次反射依然存在

终端并联:

1、终端并联电阻匹配:   并联电阻匹配可以选择上拉到Vcc或下拉到GND 。匹配电阻Rt=Z0(特征阻抗)

会增加额外功耗    优点:适用于多负载。

2、戴维南匹配:     终端的电阻并联值要和传输线的特征阻抗Z0相等。

会增加额外功耗    电阻值较难选择 需通过仿真确定    优点:适用于多负载。

3、AC并联匹配:    端接的电阻应该和传输线的特征阻抗Z0相等。

优点:适用于多负载。  无直流功耗  对周期信号有效(如时钟)不适用于非周期信号(如数据)

电容的选择需要考虑信号的延时和容值对信号时间间隔的影响:

(3Tr)/Z0=1/2πfc           Tr——信号的上升时间              Z0——传输线的特征阻抗。

4、肖特基二极管匹配:   传输线末端的信号反射  导致负载输入端的电压升高超过VCC和二极管的正向偏置电压,从而将过冲的信号钳位在VCC和二极管的阈值电压和上。  同样,连接到地上的二极管D2也可以将信号的下冲限制在二极管的正向偏置电压上。     过冲的能量通过二极管得以释放消耗掉,衰减反射。

---------------------
作者:alala120
来源:CSDN
原文:https://blog.csdn.net/alala120/article/details/81611729
版权声明:本文为博主原创文章,转载请附上博文链接!

原文地址:https://www.cnblogs.com/duwenqidu/p/11304700.html

时间: 2024-10-15 10:58:12

传输线理论的相关文章

[转]关于时钟线/数据线/地址线上串联电阻及其作用

1.概括 高速信号线中才考虑使用这样的电阻.在低频情况下,一般是直接连接. 这个电阻有两个作用,第一是阻抗匹配.因为信号源的阻抗很低,跟信号线之间阻抗不匹配(关于阻抗匹配,请看详述),串上一个电阻后,可改善匹配情况,以减少反射,避免振荡等. 第二是可以减少信号边沿的陡峭程度,从而减少高频噪声以及过冲等.因为串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC电路,这样就会降低信号边沿的陡峭程度.大家知道,如果一个信号的边沿非常陡峭,含有大量的高频成分,将会辐射干扰,另外,也容易产生过冲

时钟信号线上串一小电阻的作用

摘自一位网友的"http://blog.chinaunix.net/uid-21977330-id-3218353.html" 这个电阻有两个作用,第一是阻抗匹配.因为信号源的阻抗很低,跟信号线之间阻抗不匹配,串上一个电阻后,可改善匹配情况,以减少反射,避免振荡等. 第二是可以减少信号边沿的陡峭程度,从而减少高频噪声以及过冲等.因为串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC电路,这样就会降低信号边沿的陡峭程度.大家知道,如果一个信号的边沿非常陡峭,含有大量的高频成分

出色的硬件工程师必备的几项“硬”实力

对于很多硬件工程师而言,每天都在忙活着手头上的工作,但是有时候并不知道自己的水平去到哪里,也不知道怎样提高,这在这个瞬息万变的社会里面,其实有点危险!毕竟我们这些凭手艺吃饭的人不像某些尸位素餐的某猿,是跟不上潮流就会被淘汰的.所以就算我们不能成为最TOP的那个,也力争成为排在前面的那一批人. 但我们工程师怎样成为最TOP呢?该怎么学习呢? 根据我们从小受到的教育中我们知道,这首先要求我们对于知识要理解透彻,越深入越好,对于任何一个知识点,通过基本公式,用数学工具推导到最后来验证高级定律和公式.我

阻抗匹配详细讲解(以前的转贴)

阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式.阻抗匹配分为低频和高频两种情况讨论. 我们先从直流电压源驱动一个负载入手.由于实际的电压源,总是有内阻的,我们可以把一个实际电压源,等效成一个理想的电压源跟一个电阻r串联的模型.假设负载电阻为R,电源电动势为U,内阻为r,那么我们可以计算出流过电阻R的电流为:I=U/(R+r),可以看出,负载电阻R越小,则输出电流越大.负载R上的电压为:Uo=IR=U×[1+(r/R)],可以看出,负载电阻R越大,则输出电压Uo越高.再来计算一下电阻R

高速数字设计知识体系

1.PCB设计技巧: 2.微波理论.传输线理论.S参数理解: 3.光纤通信基础: 4.数字逻辑设计(逻辑电平界定.分析): 5.FPGA.CPLD设计: 6.EDA软件技巧(涉及三维建模分析): 7.TDR.TDT理论基础: 8.了解内存设备和内存技术: 9.仪器使用能力(TDR.VNA.高速实时示波器.BERT,矢量信号发生器等): 10.对单端电路和差分电路建模.仿真的能力: 11.了解SPICE.IBIS model(或者目前的AMI模型): 12.了解链路信号处理(信道编码.预加重.均衡

想成为一个优秀的硬件工程师,你需要具备这些能力!

一个好的硬件工程师实际上就是一个项目经理,你需要从外界交流获取对自己设计的需求,然后汇总,分析成具体的硬件实现.还要跟众多的芯片和方案供应商联系,从中挑选出合适的方案,当原理图完成后,你需要组织同事来进行配合评审和检查,还要和CAD工程师一起工作来完成PCB的设计.与此同时,要准备好BOM清单,开始采购和准备物料,联系加工厂家完成板的贴装." 基本知识 1) 基本设计规范 2) CPU基本知识.架构.性能及选型指导 3) MOTOROLA公司的PowerPC系列基本知识.性能详解及选型指导 4)

阻抗匹配基础

英文名称:impedance matching 基本概念 信号传输过程中负载阻抗和信源内阻抗之间的特定配合关系.一件器材的输出阻抗和所连接的负载阻抗之间所应满足的某种关系,以免接上负载后对器材本身的工作状态产生明显的影响.对电子设备互连来说,比如信号源连放大器,前级连后级,仅仅要后一级的输入阻抗大于前一级的输出阻抗5-10倍以上,就可觉得阻抗匹配良好:对于放大器连接音箱来说,电子管机应选用与其输出端标称阻抗相等或接近的音箱,而晶体管放大器则无此限制,能够接不论什么阻抗的音箱. 匹配条件 ①负载阻

通信设备硬件工程师应该具备的基本能力和知识

对于硬件工程师来说,技术要求究竟是要到什么程度呢? 当然,从从小受到的教育中我们知道对于知识要理解透彻,越深入越好,对于任何一个知识点,通过基本公式,用数学工具推导到最后来验证高级定律和公式.我想对于这一点,高考物理是达到了极点,高中物理知识其实不难,但是我们为了选拔的目的,把物理各种定律糅合在一起,结合一些脑筋急转弯,复杂的运算,造成高考物理是最难的科目了. 如果我们拿着解高考物理难题的精神来解决硬件问题,当然精神可嘉,工作之余还是值得鼓励这种学习和探索精神的:但是对于项目开发却是没有多少好处

【设计经验】4、Serdes概述

一.SERDES介绍 随着大数据的兴起以及信息技术的快速发展,数据传输对总线带宽的要求越来越高,并行传输技术的发展受到了时序同步困难.信号偏移严重,抗干扰能力弱以及设计复杂度高等一系列问题的阻碍.与并行传输技术相比,串行传输技术的引脚数量少.扩展能力强.采用点对点的连接方式,而且能提供比并行传输更高带宽,因此现已广泛用于嵌入式高速传输领域. Xilinx公司的许多FPGA已经内置了一个或多个MGT(Multi-Gigabit Transceiver)收发器,也叫做SERDES(Multi-Gig